[发明专利]提高高压器件浅沟槽隔离性能的方法

说明书

技术领域

本发明一般涉及半导体集成电路制造工艺，更确切的说，涉及一种提高高压器件浅沟槽隔离性能的方法。

背景技术

近年来，移动电话、数码相机等可携式电子产品的液晶显示器被大量使用。大尺寸显示器和大屏幕电视机越来越多采用发光二极管，可以在亮度、对比度和功耗方面获得比传统的CRT（Cathode Ray Tube，阴极射线管）显示器和液晶显示器更加优秀的性能表现。随着CMOS工艺的进步和发展，HV CMOS(High Voltage Complementary Metal Oxide Semiconductor，高电压互补金属氧化物半导体)在高压应用中越来越广泛，最主要的应用包括作为LCD(Liquid Crystal Display，液晶显示器)/LED（Light Emitting Diode，发光二极管）drive（驱动）和功率器件的控制电路。随着LCD/LED产业的快速发展，相应驱动器件的需求与要求也相应增加。要求更快的反应速度，更高的耐压性能和可靠性能，更低的漏电和消耗功率。

HV CMOS由于工作电压较高（一般为20-600V），对器件的耐压性能要求也高，故漏电流较低压逻辑器件要大。而对于用于LCD/LED drive的高压芯片是一个非常复杂的体系，为了能实现其驱动性能，通常包括多个模块：高压器件区，低压逻辑区，嵌入式记忆存储区，甚至还包括中压功能区和模拟电路区块。目前采用的制造技术中，众多模块是在同一套光罩组及制造流程中实现的。这种同时制造的方法有工艺简单、成本较低的优点。但事实上，各个模块由于功能的差异，对性能的要求也是存在较大差异的。例如高压器件区域的工作电压大（一般在20-300V），所以要求具有较高的耐压性能和较好的电学隔离性能，而静态存储器区域的工作电压一般在1-3伏特左右，其功能要求该区域的器件具有快速、低漏电和高数据稳定性等特点。特别是在器件隔离中，在0.35um工艺及更先进的技术节点中，器件的隔离都采用STI（浅沟槽隔离）。如图1所示，现有技术中由于高压器件区HV与低压逻辑区的浅沟槽是同时形成的，故高压器件区HV的浅沟槽STI1的深度与低压逻辑区的浅沟槽STI2深度相同。由于高压区的工作电压较高，但是深度还是和低压逻辑区的浅沟槽的深度相同，进而造成高压器件区就有较高的漏电，影响器件性能。

为解决这种矛盾，有的设计者在HV CMOS的工艺设计中借鉴LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)结构。虽然这种设计模型可以减小漏电、提高耐压，但由于附加的扩散区面积较大，使得这种LDMOS的高压结构相较于普通高压器件结构面积大的多，因而十分浪费宝贵的芯片面积，降低了芯片的集成度。

在现有技术中还有一种解决办法是，将整个芯片的STI深度加大到高压器件所需要的深度。这样低压区也具有高压区较深的浅沟槽隔离深度，进而使得低压逻辑区的隔离性能也有所提高。但由于制造工艺的局限，过深的刻蚀深度要求会给刻蚀工艺带来严重挑战。较深的刻蚀深度，也要求更高的刻蚀阻挡层和光阻，又给光刻工艺提出了难题。较深的沟槽，其介质薄膜的填充难度也大大增加。因此，整体加大芯片的浅沟槽隔离深度，不但加大了制造工艺的难度，降低了芯片的可制造性；同时也会使制造成本大大增加，制造复杂度增大，生产速度降低。所以，该解决方式同样存在局限性。

中国专利（公开号：CN102496573A）公开了一种沟槽绝缘栅型双极晶体管的制作方法，包括以下步骤：：提供衬底，分为有源区和终端结构区域；在终端结构区域开出保护环的窗口；通过离子注入和扩散工艺在衬底中形成器件保护环；在衬底表面形成场氧，完成有源区定义；在衬底和场氧表面形成沟槽硬掩模层和光刻胶层，并对光刻胶层作图形化；刻蚀沟槽硬掩模层，露出衬底；在衬底表面淀积侧壁保护层并回刻，在沟槽硬掩模层的两侧侧壁处形成保护侧墙，在衬底表面生长热氧化层；以沟槽硬掩模层和保护侧墙为硬掩模，依次刻蚀热氧化层和衬底，在衬底中形成沟槽，热氧化层在沟槽顶部边缘伸入保护侧墙与衬底之间，形成鸟嘴。

但是该发明最终形成的沟槽深度相同，由于不同区域的沟槽深度相同，容易造成某个区域漏电现象较严重，同时如果整体加深沟槽的深度，同时也会提高生产成本，同时对器件性能也会造成一定影响。

因此，如何能够在不对现有工艺设定改变较大的前提下，实现高压器件区及低压逻辑区的浅沟槽隔离深度的差异化制造，是一个非常有意义的问题。

发明内容