[发明专利]用于测试电阻型存储器的结构、系统和方法

说明书

技术领域

本发明构思涉及测试电阻型存储器电路，且更具体地涉及应力（stress）测试、保持力（retention）测试、功能性测试和快速测试初始化，且用于提高存储器电路的可靠性。

背景技术

电阻型存储器包含新一代的非易失性存储器，且对于最终替代诸如闪存、可擦除可编程只读存储器（EPROM）等的传统非易失性存储器这一点，人们期望它变成主导事件。人们期望电阻型存储器也能够最终替代诸如动态随机存取存储器(DRAM)、静态随机存取存储器（SRAM）之类的传统易失性存储器和其他类似的易失性存储器技术。

在传统易失性存储器技术遭受无法永久地存储数据的问题的同时，传统非易失性存储器技术可能遭受性能和长期可靠性问题。另一方面，电阻型存储器拥有闪存和DRAM的许多最可取特征，而没有许多缺点。电阻型存储器可以包括例如自旋转移力矩（STT）磁阻随机存取存储器（MRAM）、（非STT种类的）MRAM、相变RAM、忆阻器RAM、ReRAM、CBRAM等。通过将非易失性存储器的永久存储优点与DRAM或其它易失性类型存储器的高性能和可靠性特性相结合，电阻型存储器在市场中占据重要角色。

在进入该领域之前，必须测试存储器电路。否则，存储器单元初期的失败率将会是令人无法接受的高。这样的失败对于计算机设备、嵌入式设备、软件算法等可能是破坏性的。随着存储器电路的尺寸和密度增加，有效、彻底和高效的测试的重要性成比例地增加。

最简洁形式的电阻型存储器单元包括可变电阻器和晶体管。使用标准惯例，低电阻状态被定义为逻辑“0”，或者低逻辑状态，且高电阻状态被定义为逻辑“1”，或者高逻辑状态。将会理解，例如，可以使用其他惯例，其中低电阻状态被定义为逻辑“1”，高电阻状态被定义为逻辑“0”。

电阻型存储器单元被设计成具有临界切换电压或电流。例如，当足够的电流通过单元以便满足切换电流电平时，单元将典型地从一个逻辑值切换到另一个逻辑值。将单元从高逻辑状态切换到逻辑低状态，或者将单元从低逻辑状态切换到高逻辑状态是可能的。换句话说，切换电压或电流将存储器单元从“1”切换到“0”或者反之亦然，是存在一定的概率的。在一些情况下，当尝试读或写存储器单元时可能发生错误。例如，当读存储器单元时，有时当不期望切换时单元会偶然地切换。当存储器单元数据在读操作期间非故意地改变时，存储器单元的读干扰会发生。当存储器单元的读错误率不寻常地高时，读干扰往往发生。当写存储器单元时，有时单元期望切换时而并不进行切换。当存储器单元的写错误率不寻常地高时，写错误发生。

一些存储器单元可以展现比其它设备更高的错误率。如果存储器设备的累积错误率太高，则存储器设备不能进行生产。传统的测试方法可能对于DRAM、闪存和其它传统存储器有效，但是一般无法转移到电阻型存储器，它们也无法有助于诸如STT-MRAM的电阻性存储器的独特物理特性。而且，随着电阻型存储器当尺寸和密度继续增加，有效测试电阻型存储器的难度及其花费的时间也增加。令人期望的是应用大批量并行筛选来降低测试时间和成本。还令人期望的是提供用于保持力测试、功能性测试、快速初始化以及用于提高存储器电路的可靠性的技术。

发明内容

根据本发明构思的一个实施例，一种方法包括：将多个电阻型存储器单元的位线耦接到恒流驱动器，并且将存储器单元的源极线耦接到公共平面电压（VCP）焊盘（pad）或外部管脚；当恒流驱动器将位线拉到地电压电平时，保持VCP焊盘或外部管脚为测试写电压电平达一与测试写脉冲宽度关联的时间段；并行驱动第一写测试电流以第一方向流经存储器单元，以便将第一数据写入存储器单元；当恒流驱动器将位线拉到测试写电压电平时，保持VCP焊盘或外部管脚为地电压电平达测试写脉冲宽度或时间；和并行驱动第二写测试电流以第二方向流经存储器单元，以便将第二数据写入存储器单元，所述第二方向与第一方向相反，所述第二数据与第一数据相反。

根据另一个示例实施例，提供了一种存储器设备，包括：多个电阻型存储器单元；内部模拟电压生成器；公共平面电压（VCP）焊盘或外部管脚；开关，被配置成响应于第一测试控制信号来选择将要耦接到存储器单元的源极线的内部模拟电压生成器或VCP焊盘或外部管脚；恒流驱动器；和与多条位线中的每一条关联的晶体管，每个晶体管被配置成响应于第二测试控制信号将位线的每一条耦接到恒流驱动器。