[发明专利]包括鳍式场效应晶体管的静态随机存取存储器单元

说明书

相关申请的交叉参考

本申请涉及以下共同受让的于2012年11月30日提交并且名称为“SRAM Cell Comprising FinFETs”的第13/691,373号美国专利申请（代理人卷号TSM12-0841），其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及SRAM单元。

背景技术

静态随机存取存储器（SRAM）普遍用于集成电路中。SRAM单元具有保持数据却不需要重新恢复的有利特征。随着对集成电路的速度的要求的不断增加，SRAM单元的读取速度和写入速度也变得更重要。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种静态随机存取存储（SRAM）单元，包括：第一长边界和第二长边界，与第一方向平行；第一短边界和第二短边界，与第二方向平行，所述第二方向与所述第一方向垂直，其中，所述第一长边界和所述第二长边界比所述第一短边界和所述第二短边界长并且与所述第一短边界和所述第二短边界形成矩形；CVss线，穿越所述第一长边界和所述第二长边界传送VSS电源电压，所述CVss线与所述第二方向平行；以及位线和位线条，位于所述CVss线的相对侧，所述位线和所述位线条被配置成传送互补位线信号。

在该SRAM单元中，所述CVss线比所述位线和所述位线条宽。

在该SRAM单元中，所述第一长边界的长度与所述第一短边界的长度的比率大于约2。

该SRAM单元还包括：p阱区，位于所述SRAM单元的中心区处，其中，所述CVss线与所述p阱区重叠；以及第一n阱区和第二n阱区，位于所述p阱区的相对侧。

该SRAM单元还包括：第一上拉鳍式场效应晶体管（FinFET）和第二上拉FinFET，分别形成在所述第一n阱区和所述第二n阱区上；第一下拉FinFET和第二下拉FinFET，形成在所述p阱区上；以及第一传输门FinFET和第二传输门FinFET，形成在所述第一n阱区和所述第二n阱区上。

该SRAM单元还包括：与所述第一方向平行的字线。

该SRAM单元还包括：与所述第一方向平行并位于所述字线的相对侧的第一CVdd线和第二CVdd线，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。

该SRAM单元还包括：与所述第二方向平行并位于所述CVss线的相对侧的第一CVdd线和第二CVdd线，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。

该SRAM单元还包括：与所述第一方向平行的第三CVdd线，所述第三CVdd线位于所述第一CVdd线和所述第二CVdd线的上方并与所述第一CVdd线和所述第二CVdd线连接。

根据本发明的另一方面，提供了一种静态随机存取存储（SRAM）单元，包括：p阱区；第一n阱区和第二n阱区，位于所述p阱区的相对侧；CVss线，传送VSS电源电压且位于所述p阱区的上方，所述CVss线与所述p阱区和所述第一n阱区之间的界面平行；第一上拉鳍式场效应晶体管（FinFET）和第二上拉FinFET，分别位于所述第一n阱区和所述第二n阱区中；第一下拉FinFET和第二下拉FinFET，位于所述p阱区中；以及第一传输门FinFET和第二传输门FinFET，分别位于所述第一n阱区和所述第二n阱区中。

该SRAM单元还包括：位于所述CVss线的相对侧的位线和位线条，其中，所述位线和所述位线条被配置成传送互补位线信号。

该SRAM单元还包括：长边界和短边界，所述短边界比所述长边界短，所述CVss线与所述短边界平行。

在该SRAM单元中，所述长边界的长度与所述短边界的长度的比率大于约2。

该SRAM单元还包括：第三上拉FinFET，包括与所述第一上拉FinFET和所述第一下拉FinFET的栅极连接的栅极；第三传输门FinFET，与所述第三上拉FinFET串联；以及读字线，与所述第三传输门FinFET的栅极连接。

该SRAM单元还包括：第三传输门FinFET和第四传输门FinFET，其中，所述第一传输门FinFET和所述第二传输门FinFET形成所述SRAM单元的第一端口的一部分，并且所述第三传输门FinFET和所述第四传输门FinFET形成所述SRAM单元的第二端口的一部分。