[发明专利]晶片封装体及其形成方法

说明书

本申请是申请日为2011年7月13日、申请号为201110196836.X、发明名称为“晶片封装体及其形成方法”的申请（该申请的母案的申请日为2011年3月11日、申请号为201110059862.8）的分案申请。

技术领域

本发明有关于晶片封装体，且特别是有关于具有穿基底导通结构(through-substrate via，TSV)的晶片封装体。

背景技术

近来，业界常于晶片封装体中形成穿基底导通结构以因应晶片的尺寸缩小化与多功能化。为进一步增进晶片封装体的功能性，需设法提升与穿基底导通结构连接的导电通路，使晶片封装体在持续缩小化之余，仍能具有高密度的导电通路。此外，业界亦亟需增进穿基底导通结构的结构稳定性。

发明内容

本发明提供一种晶片封装体，包括：一基底，具有一上表面及一下表面；多个导电垫，位于该基底的该下表面之下；一介电层，位于所述导电垫之间；一孔洞，自该基底的该上表面朝该下表面延伸，其中该孔洞的侧壁或底部露出部分的所述导电垫；一沟槽，自该基底的该上表面朝该下表面延伸，该沟槽位于该孔洞之上，其中该沟槽的底部包括多个接触孔，且所述接触孔的其中之一为该孔洞；以及一导电层，位于该孔洞之中且电性接触至少一所述导电垫。

本发明还提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一上表面及一下表面，其中该基底包括位于该基底的该下表面之下的多个导电垫以及位于所述导电垫之间的介电层；自该基底的该上表面移除部分的该基底以形成朝所述导电垫延伸的一孔洞；于该基底中形成一沟槽，其中该沟槽位于该孔洞之上，该沟槽的底部包括多个接触孔，且所述接触孔的其中之一为该孔洞；于该孔洞的侧壁与底部上形成一绝缘层；移除部分的该绝缘层及部分的该介电层以露出部分的所述导电垫；以及于该孔洞的侧壁与底部上形成一导电层，该导电层电性接触所述导电垫。

本发明不仅可增进结构可靠度，还能增加穿基底导通结构所连结的导电通路。

附图说明

图1A至图1C显示根据本发明一实施例的晶片封装体的制程剖面图。

图2A至图2C显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

图3A至图3C显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

图4A至图4B显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

图5显示根据本发明一实施例的晶片封装体的局部放大剖面图。

图6A至图6E显示根据本发明实施例的晶片封装体的局部俯视图。

图7显示根据本发明一实施例的晶片封装体的剖面图。

图8至图13显示根据本发明一实施例的晶片封装体的制程剖面图。

图14A至图14B显示根据本发明另一实施例的晶片封装体的制程剖面图。

图15A至图15C显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

图16A至图16C显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

图17A至图17C显示根据本发明一实施例的晶片封装体的局部放大制程剖面图。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。