[发明专利]GaN外延或GaN衬底的制作方法在审
| 申请号： | 201310167780.4 | 申请日： | 2013-05-08 |
| 公开（公告）号： | CN104143497A | 公开（公告）日： | 2014-11-12 |
| 发明（设计）人： | 刘继全;彭仕敏 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/205 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 高月红 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | gan 外延 衬底 制作方法 | ||
1.一种GaN外延或GaN衬底的制作方法，其特征在于，包括步骤：
1）在第一硅衬底背面生长氧化硅；
2）把带有氧化硅的第一硅衬底的背面和第二硅衬底的背面键合在一起，形成第三硅衬底；
3）在第三硅衬底的上下两面生长氮化硅或氮氧化硅；
4）双面刻蚀第三硅衬底上的氮化硅或氮氧化硅，形成所需图形；
5）在第三硅衬底的双面，进行GaN选择性外延生长；
6）剥离第一硅衬底和第二硅衬底，形成两片GaN外延片或GaN衬底。
2.如权利要求1所述的方法，其特征在于：所述步骤1）中，生长氧化硅的工艺包括：热氧化工艺和化学气相沉积；氧化硅的厚度为0.01～2.0μm。
3.如权利要求1所述的方法，其特征在于：所述步骤2）中，键合的温度为1250～1400℃；键合的方式为第一硅衬底和第二硅衬底通过Si-O键合在一起，从而形成第三硅衬底。
4.如权利要求1所述的方法，其特征在于：所述步骤3）中，生长氮化硅或氮氧化硅的工艺包括：化学气相沉积；每面上的氮化硅或氮氧化硅的厚度为0.1～5.0μm。
5.如权利要求1所述的方法，其特征在于：所述步骤4）中，刻蚀的方法为各向异性干法刻蚀的方法。
所需图形为沟槽状图形，其中，氮化硅或氮氧化硅刻蚀后，残留的氮化硅或氮氧化硅的宽度为0.1～10μm，间距为0.1～20μm。
6.如权利要求1所述的方法，其特征在于：所述步骤5）中，进行GaN选择性外延生长前，还包括步骤：在生长GaN之前，先生长一层缓冲层；
其中，缓冲层种类包括：AlN、Al2O3、GaN、AlAs、GaAs和SiGe中的至少一种，缓冲层的厚度为10～1000nm；
缓冲层的生长工艺包括：氢化物气相外延生长工艺、分子束外延生长工艺和金属有机物气相外延生长工艺。
7.如权利要求1所述的方法，其特征在于：所述步骤5）中，GaN选择性外延生长的工艺包括：氢化物气相外延生长工艺、分子束外延生长工艺和金属有机物气相外延生长工艺；
GaN选择性外延生长中，GaN只在氮化硅或氮氧化硅被刻蚀掉的区域生长，在氮化硅或氮氧化硅残留的区域不生长，而是在氮化硅或氮氧化硅残留的区域通过无氮化硅或无氮氧化硅区域的GaN横向生长而被GaN覆盖；
GaN选择性外延在氮化硅或氮氧化硅上的厚度为0.1～200μm。
8.如权利要求1所述的方法，其特征在于：所述步骤6）中，剥离的方式，包括：湿法刻蚀第一硅衬底和第二硅衬底之间的氧化硅，使第一硅衬底和第二硅衬底剥离。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310167780.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
