[发明专利]GaN外延或GaN衬底的制作方法

说明书

技术领域

本发明涉及一种半导体集成电路中的外延或衬底的制作方法，特别是涉及一种GaN（氮化镓）外延或GaN衬底的制作方法。

背景技术

GaN属于宽禁带半导体材料，它具有优异的物理和化学性质，如禁带宽度大、击穿电场强度高、饱和电子漂移速度大、热导率高及抗辐照性能强、热导率和介电常数大，化学特性稳定等，特别适合制作高压、高温、高频、高功率、强辐照环境下使用的半导体器件。具体而言，GaN的禁带宽度比Si材料大，本征载流子浓度比Si低，由此决定了GaN基器件的极限工作温度比Si基器件高。从热稳定性方面考虑，ⅢⅤ族化合物的键能比Si材料大，在高温下有更高的稳定性。但是，目前GaN单晶生长较为困难，难以获得高质量、大尺寸、低成本的GaN单晶。GaN难以在Si衬底上生长主要有两个方面：一是晶格失配，二者的失配度大概是17%；二是热膨胀系数的差异也很大，导致GaN和Si之间的应力很大，GaN很容易龟裂。晶格适配通常是通过增加缓冲层来解决，而热膨胀系数到目前为止还没有很好的解决方法。

发明内容

本发明要解决的技术问题是提供一种GaN外延或GaN衬底的制作方法。利用该方法，可有效的缓解GaN应力，防止GaN龟裂以及晶格缺陷，同时降低生长成本。

为解决上述技术问题，本发明的一种GaN外延或GaN衬底的制作方法，包括步骤：

1）在第一硅衬底背面生长氧化硅；

2）把带有氧化硅的第一硅衬底的背面和第二硅衬底的背面键合在一起，形成第三硅衬底；

3）在第三硅衬底的上下两面生长氮化硅或氮氧化硅；

4）双面刻蚀第三硅衬底上的氮化硅或氮氧化硅，形成所需图形；

5）在第三硅衬底的双面，进行GaN选择性外延生长；

6）剥离第一硅衬底和第二硅衬底，形成两片GaN外延片或GaN衬底。

所述步骤1）中，生长氧化硅的工艺包括：热氧化工艺和化学气相沉积（CVD）；氧化硅的厚度为0.01～2.0μm。

所述步骤2）中，键合的温度为1250～1400℃，键合的方式为第一硅衬底和第二硅衬底通过Si-O键合在一起，从而形成第三硅衬底。

所述步骤3）中，生长氮化硅或氮氧化硅的工艺包括：化学气相沉积（CVD）；每面上的氮化硅或氮氧化硅的厚度为0.1～5.0μm。

所述步骤4）中，刻蚀的方法，如可为各向异性干法刻蚀的方法；所需图形为沟槽状图形，其中，氮化硅或氮氧化硅刻蚀后，残留的氮化硅或氮氧化硅的宽度为0.1～10μm，间距为0.1～20μm。

所述步骤5）中，进行GaN选择性外延生长前，还可包括步骤：在生长GaN之前，先生长一层缓冲层；其中，缓冲层种类包括：AlN、Al₂O₃、GaN、AlAs、GaAs和SiGe中的至少一种，缓冲层的厚度为10～1000nm；缓冲层的生长工艺包括：氢化物气相外延(HVPE)生长工艺、分子束外延(MBE)生长工艺和金属有机物气相外延(MOCVD)生长工艺；GaN选择性外延生长的工艺包括：氢化物气相外延(HVPE)生长工艺、分子束外延(MBE)生长工艺和金属有机物气相外延(MOCVD)生长工艺；GaN选择性外延生长中，GaN只在氮化硅或氮氧化硅被刻蚀掉的区域生长，在氮化硅或氮氧化硅残留的区域不生长，而是在氮化硅或氮氧化硅残留的区域通过无氮化硅或无氮氧化硅区域的GaN横向生长而被GaN覆盖；GaN选择性外延在氮化硅或氮氧化硅上的厚度为0.1～200μm。

所述步骤6）中，剥离的方式，包括：湿法刻蚀第一硅衬底和第二硅衬底之间的氧化硅，使第一硅衬底和第二硅衬底剥离。

本发明采用GaN在硅衬底上横向生长的方法，降低GaN晶格和Si晶格的接触面积，从而降低由于二者晶格适配产生的应力；同时，利用正反两面同时生长GaN的方法降低GaN和Si热膨胀系数的差异产生的应力，防止了GaN的龟裂。另外，通过最终剥离两片硅片以形成2片GaN外延或GaN衬底，降低了GaN的生产成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是在第一硅衬底背面生长氧化硅后的示意图；

图2是第一硅衬底和第二硅衬底的键合后的示意图；

图3是双面氮化硅或氮氧化硅生长后的示意图；

图4是氮化硅或氮氧化硅刻蚀后的示意图；

图5是氮化镓外延垂直生长后的示意图；

图6是氮化镓外延横向生长后的示意图；