[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2013年1月7日提交至韩国专利局的申请号为10-2013-0001656的韩国专利申请的优先权，其全部公开内容通过引用合并于此。

技术领域

各种实施例总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种三维半导体器件及其制造方法。

背景技术

非易失性存储器件即使在没有供电时也可以保留其中储存的数据。存储器单元以单层制造在硅衬底之上的二维存储器件已经达到物理极限，并且不能再具有提高的集成度。因而，提出了存储器单元沿垂直方向层叠在硅衬底之上的三维（3D）非易失性存储器件。

3D非易失性存储器件包括相互交替层叠的层间绝缘层和字线以及穿通所述层间绝缘层和字线的沟道层。沿着沟道层层叠了存储器单元。为了选择性地驱动特定的存储器单元，要在每个字线上形成焊盘部分，且接触插塞要与焊盘部分耦接。

在相互层叠的字线上形成焊盘部分以及形成接触插塞使得接触插塞与焊盘部分耦接是困难的。另外，可能会出现其中接触插塞穿通焊盘部分的穿孔现象，或者由于没有沿着接触孔的底表面暴露出焊盘部分而导致接触插塞和焊盘部分没有彼此耦接。

发明内容

本发明的各个实施例涉及一种能够容易地形成焊盘部分的半导体器件及其制造方法。

根据本发明实施例的半导体器件包括：衬底，其中限定了单元区和接触区；焊盘结构，包括在衬底的接触区中彼此交替地形成的多个第一导电层和多个第一绝缘层；其中，所述焊盘结构的端部被图案化为台阶状；所述第一导电层的在所述焊盘结构的端部暴露的部分被定义为多个焊盘部分，所述多个焊盘部分具有比所述多个第一导电层的未暴露的部分大的厚度。

根据本发明实施例的半导体器件包括：衬底；多个层叠结构，包括相互交替地形成在所述衬底上的多个导电层和多个绝缘层，其中所述多个层叠结构的每个端部被图案化成台阶状；以及将所述多个层叠结构相互分隔开的至少一个缝隙；其中所述多个导电层的在多个层叠结构的每个端部暴露的部分被定义为多个焊盘部分，而所述多个焊盘部分具有比所述多个导电层的未暴露部分更大的厚度。

附图说明

图1A是示出根据本发明的一个实施例的半导体器件的结构的立体图；

图1B是示出根据本发明的另一个实施例的半导体器件的结构的立体图；

图2A至7B是示出根据本发明的一个实施例的制造半导体器件的方法的视图；

图8A至8B是示出根据本发明的一个实施例的制造半导体器件的方法的另外工艺的视图；

图9A至11B是示出根据本发明另一个实施例的制造半导体器件的方法的另外工艺的视图；

图12A至12D是示出根据本发明的一个实施例的半导体器件的单元结构的立体图；

图13是示出根据本发明的一个实施例的存储系统的配置的框图；以及

图14是示出根据本发明的一个实施例的计算系统的配置的框图。

具体实施方式

此后，将参考附图描述本发明的各个实施例。在附图中，为了便于说明，与部件的实际物理厚度和间隔相比，部件的厚度和距离可能会夸大。在以下描述中，会省略对已知的相关功能和构成部件的详细描述，以避免不必要的信息来模糊本发明的主题。在说明书和附图中，相同的附图标记表示相同的元件。

如图1A所示，半导体器件可以包括衬底（未示出）、层叠结构ST和至少一个第一缝隙SL1。在衬底中可以限定单元区CELL和接触区CONTACT。层叠结构ST可以包括相互交替地形成在衬底上的导电层11和13与绝缘层12和14。第一缝隙SL1可以将相邻的层叠结构ST彼此分隔开。

层叠结构ST的端部可以被图案化为台阶状。被图案化为台阶状的层叠结构ST的每个台阶可以包括至少一个导电层11或13以及至少一个绝缘层12或14。如图1A所示，绝缘层12或14可以位于每个台阶的顶表面。可替选地，如图1B所示，导电层11或13可以位于每个台阶的顶表面。

层叠结构ST可以包括位于接触区CONTACT中的焊盘结构PS和位于单元区CELL中的单元结构CS。焊盘结构PS和单元结构CS可以相互耦接。例如，焊盘结构PS可以位于单元结构CS的任意一侧或两侧。

焊盘结构PS可以包括交替形成在衬底的接触区CONTACT中的第一导电层11和第一绝缘层12。焊盘结构PS的端部可以被图案化成台阶状。第一导电层11的沿着焊盘结构PS的台阶化端部暴露出的部分可以被定义为焊盘部分PAD。焊盘部分PAD可以具有比第一导电层11的未暴露部分更大的厚度。