[发明专利]三维集成电路（3DIC）堆叠的载体翘曲控制

说明书

形成封装堆叠(PoP)器件的实施例方法包括：在载体上临时安装衬底；在衬底上堆叠第一管芯，管芯和衬底中至少一个具有与载体失配的热膨胀系数；以及在第一管芯上堆叠第二管芯。衬底可以由有机衬底、陶瓷衬底、硅衬底、玻璃衬底、和层压衬底中的一个形成。

相关申请的交叉引用

本申请要求与2012年8月24日提交的美国临时专利申请第61/693,083 号标题为“Carrier Warpage Control for3DIC Stacking”的优先权，其全部内容结合于此作为参考。

技术领域

本发明总体上涉及半导体领域，更具体地，涉及三维集成电路(3DIC) 堆叠的载体翘曲控制。

背景技术

随着较小体积电子产品的发展需求，电子行业的制造者们在不断地寻求能够减小电子产品所采用的集成电路的尺寸的方法。鉴于这个方面，已经发展并使用了三维集成电路封装技术。

一种封装堆叠(PoP)技术已经得到发展。顾名思义，PoP是一种包括将一个封装件堆叠在另一个封装件上的半导体封装发明。PoP器件可以将垂直离散式存储器与逻辑封装件组合在一起。

遗憾的是，用于制造PoP器件的传统工艺可能不足以防止封装件发生翘曲。当将相对薄的管芯或集成电路进行堆叠时，这种情况尤为突出。

发明内容

为解决上述问题，本发明提供了一种形成封装堆叠(PoP)器件的方法，包括：在载体上临时安装衬底；在衬底上堆叠第一管芯，第一管芯和衬底中的至少一个具有与载体失配的热膨胀系数；以及在第一管芯上堆叠第二管芯。

其中，衬底由有机衬底、陶瓷衬底、硅衬底、玻璃衬底、和层压衬底中的一个形成。

其中，衬底由环氧树脂和自然树脂中的一种形成。

该方法进一步包括：使用粘结剂在载体上临时安装衬底。

该方法进一步包括：使第二管芯相对于第一管芯产生水平偏移，以向第二管芯提供垂悬部分。

该方法进一步包括：在堆叠第一管芯和第二管芯之前，使用压力退火盖在衬底上进行压力退火。

该方法进一步包括：仅在第一管芯和衬底之间使底层填料流动。

该方法进一步包括：仅在第一管芯和第二管芯之间使底层填料流动。

该方法进一步包括：在有机衬底、第一管芯、和第二管芯的露出部分的上方形成模塑材料。

该方法进一步包括：在有机衬底、第一管芯、和第二管芯的露出部分上保持不存在模塑材料。

该方法进一步包括：研磨掉模塑材料的一部分。

该方法进一步包括：在第一管芯上堆叠第二管芯之后，去除载体。

此外，还提供了一种形成封装堆叠(PoP)器件的方法，包括：在载体上临时安装衬底；在衬底上堆叠多个管芯，多个管芯和衬底中的至少一个具有与载体失配的热膨胀系数；以及在堆叠多个管芯之后，去除载体。

其中，衬底由有机衬底、陶瓷衬底、硅衬底、玻璃衬底、和层压衬底中的一个形成。

该方法进一步包括：当堆叠管芯时，使管芯中的一个相对于管芯中的另一个产生水平偏移。

该方法进一步包括：在堆叠管芯之后，仅在衬底和管芯中最靠近衬底的第一个之间使底层填料流动。

该方法进一步包括：在堆叠管芯之后，仅在管芯之间使底层填料流动。

该方法进一步包括：在有机衬底的露出部分的上方和管芯的上方形成模塑材料。