[发明专利]利用具有非金属部分的掩模形成半导体器件的方法

说明书

技术领域

本发明构思涉及制造半导体器件的方法，更具体地，涉及利用双图案化技术制造半导体器件的方法。

背景技术

半导体器件被广泛地使用在电子工业中，因为它们尺寸小、多功能性和/或低制造成本。半导体器件能够例如分为存储数据的存储装置、处理数据的逻辑装置以及既具有存储装置的功能又具有逻辑装置的功能的混合式装置。

随着电子工业进展，半导体器件中的图案由于它们增大的集成密度而变得越来越小。半导体器件的减小的图案尺寸（线宽）使得更加难以实现具有高运行速度和/或优良的可靠性的半导体器件。

发明内容

根据本发明的实施例能够提供利用具有非金属部分的掩模形成半导体器件的方法。按照这些实施例，一种形成半导体器件的方法能够通过如下提供：形成包括非金属的第一间隔部分和非金属的第二间隔部分的掩模图案，该非金属的第一间隔部分在下目标层上在第一方向上延伸，该非金属的第二间隔部分在下目标层上在第二方向上延伸以在多个位置交叉非金属的第一间隔部分，下目标层能够利用该掩模图案被蚀刻。

在根据本发明的一些实施例中，蚀刻下目标层还可以包括在蚀刻下目标层时，去除掩模图案的非金属的第二间隔部分的上部分。在根据本发明的一些实施例中，非金属的第一和第二间隔部分没有金属。在根据本发明的一些实施例中，非金属的第一和第二间隔部分可以包括相应的非金属的第一和第二间隔线形部分。

在根据本发明的一些实施例中，形成掩模图案可以包括在下目标层上形成在第二方向上延伸的第一硬掩模层和在该第一硬掩模层上的非金属的缓冲图案以及在第一硬掩模层上和在该非金属的缓冲图案上形成在第一方向上延伸的硬掩模图案。

在根据本发明的一些实施例中，形成硬掩模图案可以包括形成硬掩模图案以包括覆盖下目标层下面的隔离区并且在非金属的缓冲图案的直接相邻部分之间延伸的部分。在根据本发明的一些实施例中，第一硬掩模层和非金属的缓冲图案具有相对于硬掩模图案的蚀刻选择性。

在根据本发明的一些实施例中，形成第一硬掩模层可以包括在有机掩模层上形成无机掩模层，其中该方法还可以包括利用硬掩模图案蚀刻第一硬掩模层以去除无机掩模层的被硬掩模图案暴露的部分从而暴露有机掩模层并留下在非金属的缓冲图案下面和在硬掩模图案下面的无机掩模图案。硬掩模图案可以被从非金属的缓冲图案和从无机掩模图案去除。

在根据本发明的一些实施例中，该方法还可以包括利用非金属的缓冲图案和无机掩模图案蚀刻有机掩模层的暴露部分以暴露下面的部分下目标层从而形成掩模图案的非金属的第一和第二间隔部分。在根据本发明的一些实施例中，掩模图案的第二间隔部分包括非金属的缓冲图案。在根据本发明的一些实施例中，蚀刻下目标层可以包括利用无机掩模图案、在下面的有机掩模层和非金属的缓冲图案各向异性地蚀刻下目标层。在根据本发明的一些实施例中，该方法还可以包括从下目标层去除掩模图案。

在根据本发明的一些实施例中，该方法还可以包括在下目标层的暴露部分上形成填充材料。在根据本发明的一些实施例中，非金属的第一间隔部分间隔开第一距离，非金属的第二间隔部分间隔开不同于第一距离的第二距离。在根据本发明的一些实施例中，第二距离在整个下目标层上改变。

在根据本发明的一些实施例中，非金属的第一间隔部分间隔开第一距离，非金属的第二间隔部分间隔开等于第一距离的第二距离。在根据本发明的一些实施例中，半导体器件包括静态随机存取存储器（SRAM）。在根据本发明的一些实施例中，该方法还可以包括在形成掩模图案之前形成栅电极，其中蚀刻下目标层暴露在下目标层下面的与栅电极相关的有源区。

在根据本发明的一些实施例中，非金属的第一间隔部分和非金属的第二间隔部分可以分别包括在彼此垂直的第一和第二方向上延伸的非金属的第一间隔线和非金属的第二间隔线。

一种形成半导体器件的方法可以通过如下提供：利用没有金属的多级掩模网格图案蚀刻下目标层，以暴露衬底的邻近于与有源区相关的金属栅结构的有源区。

一种形成半导体器件方法可以通过在衬底上的电介质层中形成包括金属的栅结构来提供，其中栅结构与衬底中的目标结构相关。非金属掩模图案可以形成在电介质层上。电介质层可以利用非金属掩模图案被蚀刻以暴露目标结构。

附图说明

考虑到附图和伴随的具体描述，本发明构思将变得更加明显。

图1至图8是示出根据本发明构思的一些实施例的制造半导体器件的方法的透视图；

图9是示出根据本发明构思的一些实施例的半导体器件的单位单元的电路图；