[发明专利]基于电阻的随机存取存储器

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及基于电阻的随机存取存储器。

背景技术

在集成电路(IC)器件中，正在开发用于下一代存储器件的基于电阻的随机存取存储器，诸如电阻式随机存取存储器(RRAM，ReRAM)、磁阻式随机存取存储器(MRAM)和相变随机存取存储器(PCRAM)。与基于电荷的随机存取存储器(诸如闪存)相比，基于电阻的随机存取存储电路包括存储单元阵列，每一存储单元都具有至少高阻态和低阻态。设置基于电阻的随机存取存储器的存储单元的电阻态(即，对存储单元执行写入操作)通常通过施加预定电压差或预定电流至存储单元来实现。当从存储单元读取数据时，施加预定的读取电流(或电压)至存储单元，根据所得到的存储单元的电压(或电流)来确定输出数据。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种基于电阻的随机存取存储电路，包括：

第一数据线，具有第一端和第二端；

第二数据线，具有第一端和第二端；

多个基于电阻的存储单元，沿平行于所述第一数据线和所述第二数据线的方向一个接一个地排列，所述多个基于电阻的存储单元中的每一个都具有与所述第一数据线连接的第一端和与所述第二数据线连接的第二端；

第一驱动单元，与所述第一数据线的第一端和所述第二数据线的第一端连接，所述第一驱动单元被配置成将所述第一数据线和所述第二数据线中的一条电连接至第一电压节点；以及

第二驱动单元，与所述第一数据线的第二端和所述第二数据线的第二端连接，所述第二驱动单元被配置成将所述第一数据线和所述第二数据线中的另一条电连接至第二电压节点。

在可选实施例中，所述第一驱动单元包括：第一晶体管；第二晶体管；以及，开关电路，被配置成响应于写入使能信号的逻辑电平，将所述第一晶体管和所述第二晶体管设置为一对交叉耦合的晶体管。

在可选实施例中，所述开关电路包括：节点，被配置成承载所述写入使能信号；第一OR门，包括：输出节点，连接至所述第一晶体管的栅极，第一输入节点，连接至控制路径，和第二输入节点，连接至所述第二晶体管的漏极；以及，第二OR门，包括：输出节点，连接至所述第二晶体管的栅极，第一输入节点，连接至所述控制路径，和第二输入节点，连接至所述第一晶体管的漏极。

在可选实施例中，所述第一晶体管和所述第二晶体管是p型晶体管。

在可选实施例中，所述第一驱动单元进一步包括：晶体管，被配置成响应于写入数据将所述第一数据线连接至所述第一电压节点。

在可选实施例中，所述第一驱动单元进一步包括：晶体管，被配置成响应于写入数据将所述第二数据线连接至所述第一电压节点。

在可选实施例中，所述第二驱动单元包括：第一晶体管；第二晶体管；以及，开关电路，被配置成响应于读取使能信号的逻辑电平，将所述第一晶体管和所述第二晶体管设置为一对交叉耦合的晶体管。

在可选实施例中，所述开关电路包括：节点，被配置成承载所述读取使能信号；以及，OR门，包括：输出节点，连接至所述第一晶体管的栅极，第一输入节点，连接至控制路径，和第二输入节点，连接至所述第二晶体管的漏极。

在可选实施例中，所述第一晶体管和所述第二晶体管是n型晶体管。

在可选实施例中，所述第一电压节点被配置成承载第一电压电平，并且所述第二电压节点被配置成承载低于所述第一电压电平的第二电压电平。

在可选实施例中，基于电阻的存储单元是电阻式随机存取存储单元、磁阻式随机存取存储单元或者相变随机存取存储单元。

根据本发明的另一方面，还提供了一种基于电阻的随机存取存储电路，包括多个存储列模块，所述多个存储列模块中的每一个都包括：

第一数据线，包括第一端、第二端和限定在所述第一数据线的第一端和所述第一数据线的第二端之间的N个节点，N是整数并且N≥2；

第二数据线，包括第一端、第二端和限定在所述第二数据线的第一端和所述第二数据线的第二端之间的N个节点；

N个基于电阻的存储单元，所述N个基于电阻的存储单元中的每一个都具有第一端和第二端，所述第一端连接至所述第一数据线的N个节点中的一个，所述第二端连接至与所述第一数据线的N个节点中的所述一个对应的所述第二数据线的N个节点中的一个；

第一驱动单元，与所述第一数据线的第一端和所述第二数据线的第一端连接；以及