[发明专利]MOS晶体管的形成方法

权利要求书

1.一种MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一区域和第二区域；

在所述第一区域和所述第二区域形成PMOS晶体管，所述PMOS晶体管的源区和漏区构成锗硅生长区，所述第一区域的锗硅生长区密度小于第二区域的锗硅生长区密度；

在所述第一区域形成伪锗硅生长区，使所述第一区域的锗硅生长区总密度增加；

刻蚀所述第一区域和所述第二区域的锗硅生长区、以及第一区域的伪锗硅生长区，形成凹槽；

在所述凹槽内沉积锗硅材料，形成PMOS晶体管的嵌入式源区和漏区、以及伪锗硅区。

2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，在所述第一区域形成伪锗硅生长区后，使第一区域的锗硅生长区总密度为第二区域锗硅生长区密度的0.5～1.1倍。

3.如权利要求2所述的MOS晶体管的形成方法，其特征在于，在所述第一区域形成伪锗硅生长区后，使第一区域的锗硅生长区总密度与第二区域的锗硅生长区密度相等。

4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述伪锗硅生长区在形成所述第一区域和所述第二区域的PMOS晶体管的同时形成。

5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述伪锗硅生长区包括形成伪有源区。

6.如权利要求5所述的MOS晶体管的形成方法，其特征在于，所述伪锗硅生长区为伪有源区。

7.如权利要求5所述的MOS晶体管的形成方法，其特征在于，还包括，在所述伪有源区上形成栅极结构，在所述栅极结构两侧的伪有源区内形成伪源区和漏区，构成伪PMOS晶体管。

8.如权利要求7所述的MOS晶体管的形成方法，其特征在于，所述伪锗硅生长区为伪PMOS晶体管的伪源区和漏区。

9.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述伪PMOS晶体管与所述第一区域的PMOS晶体管结构相同，或者所述伪PMOS晶体管与所述第二区域的PMOS晶体管结构相同。

10.如权利要求7所述的MOS晶体管的形成方法，其特征在于，所述伪锗硅生长区为伪有源区、和伪PMOS晶体管的伪源区和漏区的混合区。

11.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一区域为静态随机存储器的外围逻辑区域。

12.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第二区域为静态随机存储器的存储区域。

13.如权利要求12所述的MOS晶体管的形成方法，其特征在于，所述第二区域的锗硅生长区密度为7%～20%。

14.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括，在所述半导体衬底上形成NMOS晶体管。

15.如权利要求14所述的MOS晶体管的形成方法，其特征在于，还包括，在形成所述凹槽之前，形成覆盖所述NMOS晶体管的保护层，所述保护层暴露出所述第一区域和所述第二区域的锗硅生长区、以及第一区域的伪锗硅生长区。

16.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述保护层的材料为氮化硅或者以氮化硅为主的氧化硅和氮化硅的混合薄膜。

17.如权利要求14所述的MOS晶体管的形成方法，其特征在于，还包括，在形成PMOS晶体管的嵌入式源区和漏区、以及伪锗硅区后，形成所述PMOS晶体管和所述NMOS晶体管的主侧墙。

18.如权利要求17所述的MOS晶体管的形成方法，其特征在于，还包括，在形成主侧墙后，对所述PMOS晶体管的嵌入式源区和漏区进行离子注入。

19.如权利要求18所述的MOS晶体管的形成方法，其特征在于，还包括,在对所述PMOS晶体管的嵌入式源区和漏区进行离子注入前，形成覆盖NMOS晶体管的光刻胶层。

20.如权利要求1所述的MOS晶体管的形成方法，其特征在于，在所述凹槽内沉积锗硅材料采用选择性外延工艺。