[发明专利]多芯片封装及其制造方法

说明书

对相关申请的引用

该申请要求2012年12月6日向韩国知识产权局提交的韩国专利申请第10-2012-0141266号在美国专利法典第35卷第119条第(a)款下的权益，其全部公开内容通过引用合并于此以用于所有目的。

技术领域

以下描述涉及一种多芯片封装及其制造方法，并且涉及例如以多个半导体芯片布置在作为表面安装器件的小外形封装（SOP）中或者四侧引脚扁平封装（QFP）中的单封装形式提供的多芯片封装。

背景技术

正积极地研究半导体芯片封装技术，其中努力减小装置的整体尺寸并且增加装置的封装密度。封装技术涉及将诸如IC和切换元件的半导体元件适当地布置在被安装到具有有限尺寸的印刷电路板上的较小封装中，并且其中，这种布置允许较大数量的封装安装在印刷电路板上。

正进行用以开发用于将多个半导体装置安装在一个封装上的多芯片封装的积极研究。“多芯片封装”指的是两个或更多个不同功能的半导体装置布置在引线框垫上作为单个封装的结构。

其上安装有多个芯片的封装的示例是由引线框垫和其上安装的两个至四个芯片构成的封装。芯片连接到引线框和引线框垫的外围周围的接合线。

然而，当通过简单地在引线框垫上布置多个半导体芯片来制作封装时，在封装内的相邻芯片间发生热和/或电干扰。由于引线框垫由金属材料制成，没有用于将芯片彼此隔离或绝缘的分离结构，因此，产生了热和/或电干扰。这样的热和/或电干扰可引起芯片故障，并且可导致以这样的封装制造的产品的缺陷。

可提供用于将芯片彼此绝缘或隔离的结构以使得潜在的热和/或电干扰最小化。然而，这使得制造过程复杂以及增大了封装的尺寸。

另一建议是以封装形式制造每个芯片并且将多个封装安装在PCB上。然而，这些单独的芯片封装也具有其缺点。

由于PCB用于各个单独的封装，因此PCB尺寸增大。此外，如果单独的封装安装在PCB上，则与其上安装有两个至四个芯片的封装相比，对于引线框的需要增加了必须对引线框执行的焊接工作。还需要另外的工作来将其上安装有单独的封装的PCB彼此连接。

因此，单独的封装的安装与旨在通过将尽可能多的器件集成在具有有限尺寸的PCB上来改进性能的封装技术的目的相违背。

如上所述，已提出了各种多芯片封装技术，包括使得多个芯片被设计和布置在一个引线框垫上的封装或者安装单独的封装。然而，所提出的封装技术呈现出其相关联的缺点，并且不满足设计紧凑且轻量的多芯片封装的需求。相关联的缺点是它们本身阻碍了最佳多芯片封装的设计，并且正进行用于解决这些问题的研究。然而，需要更大的改进以设计用于特定封装应用的最佳多芯片封装技术。

发明内容

在一个一般方面，提供了一种多芯片封装，其包括：多个半导体芯片，该多个半导体芯片中的每一个均安装在相应的引线框垫上；引线框，通过接合线连接到半导体芯片；以及固定框，与引线框垫中的至少一个一体地形成并且被配置成将引线框垫支撑在封装形成衬底上。

多芯片封装可实现在小外形封装（SOP）或四侧引脚扁平封装（QFP）上。

固定框可包括在到引线框垫的连接部分上形成的阶梯状部分。

半导体芯片可包括一个控制集成电路（IC）芯片和多个MOSFET芯片。

在另一个一般方面，提供了一种用于小外形封装（SOP）的多芯片封装，该多芯片封装包括：第一引线框垫；第二引线框垫和第三引线框垫，布置在第一引线框垫的两个相对侧；第一至第三半导体芯片，附接到第一至第三引线框垫上；引线框，通过接合线连接到第一至第三半导体芯片；以及固定框，与第一至第三引线框垫一体地形成，以将第一至第三引线框垫支撑在封装形成衬底上。

第一半导体芯片可以是控制IC芯片，并且第二和第三半导体芯片可以是MOSFET芯片。

固定框和连接到MOSFET芯片的漏极的引线框可包括局部弯曲的阶梯状部分。

在另一个一般方面，提供了一种用于四侧引脚扁平封装（QFP）的多芯片封装，该多芯片封装包括：第一引线框垫；第二至第四引线框垫，排列在第一引线框垫的一侧；第一至第四半导体芯片，接合到第一至第四引线框垫；多个引线框，通过接合线连接到第一至第四半导体芯片；以及固定框，与第一至第四引线框垫一体地形成，以支撑第一至第四引线框垫使得第一至第四引线框垫放置在封装形成衬底上。

第一半导体芯片可以是控制集成电路（IC）芯片，并且第二至第四半导体芯片可以是MOSFET芯片。