[发明专利]射频器件的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及射频器件的形成方法。

背景技术

半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅（bulk silicon）衬底的应用受到越来越多的限制。相反，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。

射频器件要求具有较小的寄生电容，其中器件和衬底间的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小该寄生电容,也可以减小源漏结电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性。

现有一种绝缘体上硅射频器件的结构如图1所示，绝缘体上硅衬底1包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层（BOX）3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区（未标识）隔离开来，顶层硅4的有源区中形成有半导体器件（未图示）如晶体管。绝缘体上硅衬底1上形成有金属互连结构，图1中以一层金属互连结构为例，其包括位于顶层硅4及浅沟槽隔离结构5上的层间介质层6、形成在层间介质层6内的导电插塞（未图示）及位于层间介质层6和导电插塞上的金属层7，且至少有部分浅沟槽隔离结构5上方覆盖有金属层7。

然而，在上述绝缘体上硅射频器件的实际使用过程会发现，其在一些高线性度、低插入损耗要求的射频应用中存在信号损耗大及射频信号线性度较差的缺陷。如何进一步降低射频器件在射频应用中的信号损耗，提高射频器件的线性度成为亟需解决的问题。

更多关于射频器件的形成方法，请参考公开号为“US20050128026A1”的美国专利。

发明内容

本发明解决的问题是提供一种射频器件的形成方法，可降低射频器件在射频应用中的信号损耗，提高射频器件的线性度。

为解决上述问题，本发明的实施例提供了一种射频器件的形成方法，包括：提供包括背衬底、覆盖所述背衬底的隐埋氧化物层、以及覆盖所述隐埋氧化物层的顶层半导体层的绝缘体上半导体层，所述顶层半导体层表面形成有晶体管和覆盖所述晶体管的层间介质层；提供表面平整的临时支撑层，将层间介质层表面与所述临时支撑层接合；去除所述背衬底，直至暴露出隐埋氧化物层；提供高阻率的衬底，将所述高阻率的衬底与所述隐埋氧化物层接合；将所述高阻率的衬底与所述隐埋氧化物层接合后，移除所述临时支撑层，暴露出所述层间介质层表面。

可选地，将层间介质层表面与所述临时支撑层接合的方法为：使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合。

可选地，将层间介质层表面与所述临时支撑层接合的方法为键合工艺。

可选地，将所述高阻率的衬底与所述隐埋氧化物层接合的工艺为键合工艺。

可选地，所述键合工艺的工艺参数为：键合温度为400摄氏度-600摄氏度。

可选地，所述临时支撑层为硅片、玻璃片或陶瓷片。

可选地，所述高阻率的衬底为高阻率硅片或绝缘的玻璃片。

可选地，去除所述背衬底的工艺为化学机械抛光工艺和/或刻蚀工艺。

可选地，还包括：形成覆盖所述层间介质层表面的互连金属层。

可选地，当使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合时，移除所述临时支撑层的方法为：在100摄氏度-300摄氏度下，加热所述粘结剂至其分解软化。

与现有技术相比，本发明的技术方案具有以下优点：

将背衬底去除，然后采用高阻率的衬底代替，因此形成的射频器件在射频应用中，射频信号不易穿过所述高阻率的衬底，信号的损耗小，其线性度高。并且，将层间介质层表面与所述临时支撑层接合，可有效保护晶体管和层间介质层在后续移动过程中不被损坏。

进一步的，使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合，后续临时支撑层较易移除，并且移除后的临时支撑层可重复利用，有效节省了成本。

更进一步的，采用键合工艺将高阻率的衬底与所述隐埋氧化物层接合，两者的键合表面具有分子间的结合力，两者的结合强度大，形成的射频器件的稳定性好。

更进一步的，所述临时支撑层为硅片、玻璃片或陶瓷片，其表面平整、机械强度高，并且不易对后续工艺造成污染。

附图说明

图1是现有技术的在绝缘体上硅表面形成的射频器件的剖视图；