[发明专利]闩锁周全以硅控整流器为基础的设备

说明书

技术领域

本揭露是关于硅控整流器（silicon control rectifier，SCR）设备。具体地，本揭露可应用于以硅控整流器为基础的静电放电（electrostatic discharge，ESD）保护设备。

背景技术

图1示意地说明传统的以硅控整流器为基础的静电放电保护设备。如图所示，图1中的设备包含具有p井（well）区域103和n井区域105的基底101，以及在p井区域103和n井区域105之间的浅沟渠隔离（shallow trench isolation，STI）区域107。如图所描绘，p井区域103包含P+区域109以及耦合至接地轨113（例如，VSS）的N+区域111，且n井区域105包含P+区域115以及耦合至输入/输出垫119的N+区域117。一般而言，以硅控整流器为基础的静电放电保护设备提供周全静电放电性能和小型化尺寸。然而，典型的以硅控整流器为基础的静电放电保护设备遭受到闩锁问题的困扰。举例来说，静电放电事件（例如，由输入/输出垫119至接地轨113）可于n井区域105和基底101诱导逆向崩溃（reverse breakdown）。若有足够的电荷以维持寄生PNP和NPN结构，可能出现闩锁路径121，导致与电路（例如，以硅控整流器为基础的设备所要保护的电路）的正常运作有关的破坏或者甚至由于过量电流使电路损毁。

图2示意地说明传统的以硅控整流器为基础的静电放电保护设备在静电放电情况下的特性。如图所示，在图表201中，一旦达到触发电压（V_t），以硅控整流器为基础的静电放电保护设备将急速恢复至保持电压（V_h）（例如，用以维持寄生PNP和NPN结构）。此外，如图所描绘，传统的以硅控整流器为基础的静电放电保护设备具有高触发电压（例如，Vt₁～10V）、低触发电流（例如，It₁～mA）、以及低保持电压（例如，V_h～2V）。因此，传统的以硅控整流器为基础的静电放电保护无法适当地提供保护来避免闩锁事件（例如，短暂的静电放电所引起的闩锁、静态闩锁测试等）。尽管闩锁问题可通过增加硅控整流器的p-n接面空间以及串联硅控整流器来增加硅控整流器的保持电压（V_h）而减少，这样的方式实质上耗费了比所需要的更多的设备/芯片面积，导致对于较大设备/芯片尺寸的需求。

因此，存在着有效的闩锁周全以硅控整流器为基础的设备以及其方法的需求。

发明内容

本揭露的一方面是一种用于实现闩锁周全以硅控整流器为基础的设备的方法。

本揭露的另一方面是一种闩锁周全以硅控整流器为基础的设备。

本揭露的附加的方面或其它特征将于下列叙述中阐明，且一部分通过审查以下内容或由实践本揭露中学习之后，对于本技术领域技术人员变得显而易见。如所附的权利要求书所特别指出者，本揭露的优点可被理解及获得。

根据本揭露，部分的技术功效可通过方法中一部分来达成，该方法包含：提供在硅控整流器的基底中的第一N+区域和第一P+区域；提供在该基底中接近该第一N+和P+区域的第一和第二n井区域；提供在该第一n井区域中的第二N+区域，以及在该第二n井区域中的第二P+区域；以及耦合该第一N+和P+区域至接地轨、该第二N+区域至电源轨、以及该第二P+区域至输入/输出垫。

另一方面包含在闩锁事件期间，提供大于该硅控整流器的最大操作电压的该硅控整流器的保持电压。附加的方面包含通过接通该电源轨以提供该硅控整流器的该保持电压。一些方面包含提供在该第二n井区域中的第三P+区域。各种方面包含提供在该第二N+和P+区域之间的该第三P+区域。某些方面包含提供在该第二和第三P+区域之间的第三N+区域。其它方面包含：提供具有第一和第二电阻器端子的电阻器；提供具有第一和第二电容器端子的电容器；以及耦合该第三P+区域至该第一电阻器和电容器端子、该第二电阻器端子至该接地轨、以及该第二电容器端子至该输入/输出垫。

进一步的方面包含：提供在该第一n井区域的第一侧上的该第一N+和P+区域；以及提供在该第一n井区域的第二侧上的该第二n井区域，其中，该第一侧是相对于该第二侧。某些方面包含在闩锁事件期间，提供大于100毫安（mA）的该硅控整流器的保持电流、触发电流、或其组合。