[发明专利]半导体装置及半导体装置的制造方法

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种改善浅沟槽隔离构造的半导体装置及半导体装置的制造方法。

背景技术

用于制造可靠集成电路的重要能力为隔离构造。一种用于隔离构造的方式是设置一沟槽(有时被称为浅沟槽隔离(STI))在它们之间。随着半导体构造的尺寸缩小及密度增加，将常会有在一密集区域与一较不密集区域之间的边界,譬如在一记忆体装置中的一阵列区域与一周边区域之间。在密集区域(例如阵列区域)中及较不密集区域(例如周边)中的隔离用沟槽的深度常是不同的。阵列区域的深宽比是随着构造尺寸的减少而增加。亦即,构造的高度与构造的宽度的比率增加。如果在阵列区域中的沟槽的深度太深,则在此阵列中的构造的构造完整性，可能导致装置的可靠度减少。此外,与阵列区域比较而言，较高电压信号常常使用于周边区域，导致在周边区域中需要较深的隔离用沟槽，以供良好的隔离特征用。

在一装置的不同区域中提供不同的沟槽深度是需要多个工艺步骤的复杂工艺。此外，在一个在具有较浅沟槽的区域及具有较深沟槽的区域之间的界限，现有技术提供了一种尖锐不连续性结构，这导致了不被期望的高沟槽负荷。高沟槽负荷可能导致应力性断裂及裂痕，其负面地影响着装置的性能。

由此可见，上述现有的半导体装置及半导体装置的制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置及半导体装置的制造方法,实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的半导体装置及半导体装置的制造方法存在的缺陷，而提供一种新的半导体装置及半导体装置的制造方法，所要解决的技术问题是使其可以抑制由于沟槽负荷所导致的应力性断裂及裂痕，改善装置的可靠度，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置包括一基板,以及配置于基板上方的多个第一堆叠构造与多个第二堆叠构造。多个第一堆叠构造比多个第二堆叠构造配置得更密集。多个第一堆叠构造与多个第二堆叠构造是由一间隙所分离。基板包括在第一堆叠构造之间的第一沟槽、在第二堆叠构造之间的第二沟槽以及在间隙中的第三沟槽。第一沟槽的深度小于第三沟槽的深度。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体装置，其中该第二沟槽的深度与该第三沟槽的深度实质相同。

前述的半导体装置，其中该第一沟槽的深度小于该第二沟槽的深度。

前述的半导体装置，其中该第一沟槽的最大深度小于该第三沟槽的最大深度。

前述的半导体装置，其中该第三沟槽的一底部在相邻于该些第一堆叠构造的其中一个的该第三沟槽的一第一侧壁与相邻于该些第二堆叠构造的其中一个的该第三沟槽的一第二侧壁之间是连续的。

前述的半导体装置，还包括：一侧壁，在该第一沟槽的一部分与该第三沟槽的一部分之间，其中该侧壁与该第三沟槽的底部形成一角度，且该角度并非是90度。

前述的半导体装置，其中该角度是在105度与170度之间。

前述的半导体装置，其中该些第一堆叠构造被定义于一记忆体装置的一阵列区域中，而该些第二堆叠构造被定义于该记忆体装置的一周边区域中。

前述的半导体装置，还包括：一边界，在该第一沟槽的一部分与该第三沟槽的一部分之间，其中该边界是凹向内至一位于该些第一堆叠构造之间的该些第一堆叠构造的一中间区域，以形成一凹部。

前述的半导体装置，其中该凹部是凹状偏转向内部至该些第一堆叠构造的该中间区域。

前述的半导体装置，其中该凹部呈现V形，而该V形的一中央部分向内部地延伸朝向该些第一堆叠构造的该中间区域。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体装置的制造方法包括：提供一基板；形成多个堆叠构造于基板上，该些堆叠构造的一部分被定义为一阵列区域，该些堆叠构造的另一部分被定义为一周边区域；及形成多个沟槽，其包括在阵列区域中的多个第一沟槽，在周边区域中的多个第二沟槽，以及在阵列区域与周边区域之间的介面中的至少一第三沟槽。其中第二沟槽与第三沟槽比第一沟槽深。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。