[发明专利]任意K值和8值DRAM的写入电路和读出电路

权利要求书

1.一种任意K值DRAM的写入电路，其特征在于：所述的K值DRAM的写入电路中，设K＝3，4，5，……；采用K-1＝L个变阈型PMOS管Qa_k，k＝1，2，3，……，L，管Qa_k的栅极经变阈电路连接到写入电路的输入D_inj，变阈型PMOS管Qa_k的新阈值为ta_k，管Qa_k导通时源极漏极间压降为0；管Qa_k的源极接电源V_dd，选取V_dd的电压比写入电路输入和读出电路输出的最大逻辑电平V_Dinj(L)和V_Douj(L)高Δ，Δ是电压跟随器F输入输出间向下的直流电平偏移；采用L-1个二极管Da_n，n＝2，3，……，L，二极管Da_n的导通电压是V_Don；Da_n的正极和负极分别连接到变阈型PMOS管Qa_n-1的漏极和管Qa_n的漏极；管Qa_L的漏极经过恒流源I_j接地，管Qa_L的漏极接恒流源I_j使流经导通二极管的电流保持同一固定值，在管Qa_L的漏极形成写入电路的输出G_wrij，写入电路输出G_wrij接到存储单元电路的写位线输入；选取ta_k为写入电路输入D_inj的K值信号的相邻逻辑电平V_Dinj(k)和V_Dinj(k-1)的平均值(V_Dinj(k)+V_Dinj(k-1))/2，即ta_k为V_Dinj(k)和V_Dinj(k-1)的中间值，V_Dinj(k)＞V_Dinj(k-1)；写入电路输入D_inj的K值信号和读出电路输出D_outj及DRAM输入输出的规范的等阶梯的K值信号的特性是相同的：输入D_inj各相邻逻辑电平的差相等，输出D_outj各相邻逻辑电平的差相等，且输入D_inj和输出D_outj的阶梯电压相同，阶梯电压为V_Don，也即满足V_Dinj(m)-V_Dinj(m-1)＝V_Doutj(m)-V_Doutj(m-1)＝V_Don，m＝1，2，3，……，L，V_Dinj(m)和V_Doutj(m)分别是写入电路输入和读出电路输出逻辑值为m的逻辑电平；写入电路的输出G_wrij除0电平外比写入电路输入的K值信号高Δ，0电平仍为0，该K值写入电路又称为K值写入增高电路。