[发明专利]任意K值和8值DRAM的写入电路和读出电路

说明书

技术领域

本发明是针对申请号：201110097206.7的分案申请，属于数字集成电路领域，具体地说是一种任意K值和8值DRAM的写入电路和读出电路。

背景技术

随着MOS集成电路技术的飞速发展，集成规模越来越大，集成度越来越高，VLSI(超大规模集成电路)出现一些不足：①首先在VLSI基片上，布线却占用70％以上的硅片面积；在可编程逻辑器件(如FPGA和CPLD)中也需有大量可编程内部连线(包括可编程连接开关，如熔丝型开关、反熔丝型开关、浮栅编程元件等)，将各逻辑功能块或输入/输出连接起来，完成特定功能的电路，布线(包括编程连接开关)占了材料很大的成本。减少布线成本的比重成为十分重要的问题。②从信息传输方面看，采用多值信号可减少连线数；对每根连线传输数字信息，二值信号是携带信息量最低的一种，多值信号携带信息量大于二值信号。③从信息存储方面看，采用多值信号可提高信息存储密度，特别是利用MOS管栅极电容存储信息(用于动态随机存取存储器DRAM中)，因同一电容存储信息量多值比二值大，多值DRAM比二值DRAM可大大提高信息存储密度。目前多值器件的研制已广泛开展，东芝与Sandisk公司通过70nm的CMOS技术和2bit/单元的多值技术相配合，在146mm²的芯片上实现了8Gbit的存储容量；东芝与美国SanDisk发表了通过采用43nm工艺和2bit/单元多值技术实现的16gbitNAND闪存。三星开发的8Gbit产品采用63nm的CMOS技术和2bit/单元的多值技术。4值存储器的研制成功和商品化是多值研究的重要的一步，但需要控制或改变管的开关阈值V_tn，改变阈值方法是在半导体制造工艺中用多级离子注入技术，或控制浮游栅极存储的电子量等方法控制阈值。尚未发现有多于4值的DRAM的研制成功。

半导体存储器可以分为只读存储器ROM和随机存储器RAM。而RAM又分为双极型和MOS型两类。双极型RAM工作速度高，但制造工艺复杂、功耗大、集成度低，主要用于高速工作的场合。MOS型RAM又分为静态随机存取存储器SRAM和动态随机存取存储器DRAM(Dynamic Random Access Memory)两种。DRAM存储信息的原理是基于MOS管栅极电容的电荷存储效应。由于栅极存储电容的容量很小(通常仅为几皮法)，而漏电流又不可能绝对等于零，所以电荷保存的时间有限；为了及时补充漏掉的电荷以避免存储的信号丢失，必须定时给栅极存储电容补充电荷，通常将这种操作称为刷新或再生，DRAM工作时必须辅以必要的刷新控制电路。DRAM是由大的矩形存储单元阵列与用来对阵列读和写的支持性逻辑电路，以及维持存储数据完整性的刷新电路等组成。在DRAM中最简单的可用单管动态存储单元。存储单元是按行、列排成矩阵式结构，用两个译码电路分别译码。X向译码称为行译码，其输出线称为字线，它选中存储矩阵中一行的所有存储单元。Y向译码又称为列译码，其输出线称为位线。因单管动态存储单元每次读出为破坏性读出，存储电容向位线上的电容C_B提供电荷，使存储电容电荷减少，需立即恢复，在每根位线上接有灵敏度恢复/读出放大器，使用了灵敏度恢复/读出放大器之后，在每次读出数据的同时完成了对存储单元原来所存数据的恢复。一般将DRAM设计为字长n位(即一字有n位，如4位，8位或N位)，对地址译码器译出每一字线输出有效时，有n个(如4个，8个或N个)存储单元同时被选中，使这些被选中的存储单元经读/写控制电路进行读写操作，DRAM读写控制电路控制数据信息输入输出。外界对存储器的控制信号有读信号R_D、写信号W_R和片选信号C_S等等。DRAM的输入输出数据的位数有1位，2位，4位或N位。除多位输入输出外，为了提高集成度的同时减少器件引脚的数目，大容量DRAM常常采用1位输入、1位输出和地址分时输入的方式，相应的有输入缓冲器，输出缓冲器和输出锁存器等。

现有技术和存在问题：