[发明专利]自对准环绕结构

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。

背景技术

半导体器件用于大量的电子器件中，诸如计算机、手机和其他器件。半导体器件包括通过在半导体晶圆上方沉积多种薄膜材料并且图案化薄膜材料以形成集成电路在半导体晶圆上形成的集成电路。集成电路包括诸如金属氧化物半导体（MOS）晶体管的场效应晶体管（FET）。

半导体工业的目标之一是继续缩小独立FET的尺寸并提高其运行速度。为了实现这些目标，开发了围栅FET。除了栅极材料在每条边都环绕沟道区之外，围栅FET在构思上类似于FET。

在垂直围栅（VGAA）晶体管中，栅极环绕垂直半导体柱（例如纳米线）的整个圆周或边界。由于通过沉积金属（薄栅极介电层）并且使用光刻蚀刻多余的金属来制造栅电极，所以栅极图案必定完全环绕纳米线。这将约束将强加于栅极光刻，尤其是栅极掩模平面与至纳米线平面的自对准。该种约束限制了集成密度并且对潜在成品率构成危害。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造自对准的垂直围栅器件的方法，包括：环绕半导体柱从栅极层伸出的暴露部分形成间隔件；在所述栅极层的被保护部分和所述间隔件的第一部分上方形成光刻胶；蚀刻掉所述栅极层设置在由所述间隔件和所述光刻胶共同限定的边界的外部的未被保护部分以形成具有底脚部分和非底脚部分的栅极，所述非底脚部分和所述底脚部分共同环绕所述半导体柱；以及去除所述光刻胶和所述间隔件。

在该方法中，所述间隔件是硬掩模间隔件。

在该方法中，所述半导体柱是垂直柱，并且所述栅极层是水平栅极层。

在该方法中，所述栅极层是金属栅极层。

在该方法中，所述间隔件具有至少部分为弧形的间隔件边界。

在该方法中，所述间隔件被形成为环形。

该方法进一步包括：在氧化物层和半导体层上方形成所述栅极层。

根据本发明的另一方面，提供了一种制造自对准的垂直围栅器件的方法，包括：在半导体柱的初始暴露部分的周围以及初始氧化物层上方沉积栅极层；在所述栅极层上方形成附加氧化物层并且平坦化所述附加氧化物层；实施回蚀工艺，以使所述附加氧化物层和栅极层环绕所述半导体柱的初始暴露部分的一部分凹进；环绕保持环绕所述半导体柱的初始暴露部分的所述栅极层以及所述半导体柱的随后暴露部分形成间隔件；在所述栅极层的被保护部分和所述间隔件的第一部分上方形成光刻胶；蚀刻掉栅极层设置在由所述间隔件和所述光刻胶共同限定的边界的外部的未被保护部分以形成具有底脚部分和非底脚部分的栅极，所述底脚部分和所述非底脚部分共同环绕所述半导体柱；以及去除所述光刻胶和所述间隔件。

该方法进一步包括：使用化学机械抛光工艺平坦化所述附加氧化物层。

该方法进一步包括：通过使用化学机械抛光工艺和回蚀工艺去除所述栅极层的上部来限定栅极长度。

在该方法中，所述半导体柱是垂直柱，并且所述栅极层是水平栅极层。

在该方法中，所述栅极层是金属栅极层。

在该方法中，所述间隔件具有至少部分为弧形的间隔件边界。

该方法进一步包括：在通过硅衬底所支撑的二氧化硅层的上方形成所述栅极层。

根据本发明的又一方面，提供了一种垂直围栅晶体管，包括：氧化物层，设置在半导体层上方；半导体柱，从所述氧化物层中伸出；以及栅极，设置在所述氧化物层上方，所述栅极具有共同环绕所述半导体柱的底脚部分和非底脚部分。

在该晶体管中，所述底脚部分的底脚边界为弧形。

在该晶体管中，所述栅极是金属栅极。

在该晶体管中，所述氧化物层是二氧化硅。

在该晶体管中，所述半导体柱是垂直柱，并且所述氧化物层是水平层。

在该晶体管中，所述栅极包括在所述底脚部分和所述非底脚部分的至少一个上所堆叠的间隔件部分，所述间隔件部分环绕所述半导体柱。

附图说明

为了更充分地理解本发明及其优点，现将结合附图所进行的以下描述作为参考，其中：

图1示出垂直围栅晶体管的一个实施例；

图2A和图2B至图5A和图5B示出形成图1的垂直围栅晶体管的实施例的工艺的截面图和俯视图；

图6示出垂直围栅晶体管的实施例；

图7A和图7B至图12A和图12B示出形成图6的垂直围栅晶体管的实施例的工艺的透视图和俯视图；

图13和图14示出具有由于栅极未对准所导致的缺陷的传统的垂直围栅晶体管；