[发明专利]干扰减轻的字线驱动电路、快闪存储器和擦除方法

权利要求书

1.一种快闪存储器的字线驱动电路，所述字线驱动电路包括P型MOS晶体管和第一N型MOS晶体管，所述P型MOS晶体管的栅极与所述第一N型MOS晶体管的栅极连接，并连接所述字线驱动电路的输入信号端，所述P型MOS晶体管的漏极与所述第一N型MOS晶体管的漏极连接，并连接所述字线驱动电路驱动的字线，其特征在于，

所述字线驱动电路还包括第二N型MOS晶体管，所述第二N型MOS晶体管的漏极与所述第一N型MOS晶体管的源极连接，所述第二N型MOS晶体管的源极与负电压源连接，并且所述第二N型MOS晶体管的栅极与选通信号输入端连接，如果所述字线驱动电路驱动的字线是非擦除存储单元对应的字线，则所述P型MOS晶体管的源极浮空，所述第二N型MOS晶体管关断。

2.一种快闪存储器，其特征在于，所述快闪存储器包括字线驱动电路，所述字线驱动电路包括P型MOS晶体管和第一N型MOS晶体管，所述P型MOS晶体管的栅极与所述第一N型MOS晶体管的栅极连接，并连接所述字线驱动电路的输入信号端，所述P型MOS晶体管的漏极与所述第一N型MOS晶体管的漏极连接，并连接所述字线驱动电路驱动的字线；

所述字线驱动电路还包括第二N型MOS晶体管，所述第二N型MOS晶体管的漏极与所述第一N型MOS晶体管的源极连接，所述第二N型MOS晶体管的源极与负电压源连接，并且所述第二N型MOS晶体管的栅极与选通信号输入端连接，如果所述字线驱动电路驱动的字线是非擦除存储单元对应的字线，则所述P型MOS晶体管的源极浮空，所述第二N型MOS晶体管关断。

3.根据权利要求2所述的快闪存储器，其特征在于，所述快闪存储器还包括：

位线驱动电路，用于在对所述快闪存储器进行编程或擦除时，驱动所述快闪存储器的位线；

编程/擦除信号输入电路，用于在对所述快闪存储器进行编程或擦除时，输入编程信号或擦除信号；

地址译码电路，用于对输入所述快闪存储器的地址信号进行译码，并根据译码后的地址信号驱动所述字线驱动电路及所述位线驱动电路；

数据译码电路，用于对输入所述快闪存储器的数据信号进行译码，并根据译码后的数据信号驱动所述编程/擦除信号输入电路对所述快闪存储器进行编程或擦除；

存储阵列，是存储单元形成的阵列，其中每个存储单元对应一条字线及一条位线，并且每个存储单元可以被由所述编程/擦除信号输入电路输入的编程/擦除信号编程或擦除。

4.一种快闪存储器的擦除方法，其特征在于，包括：

在擦除区块对应的基底上加正电压，其中，所述擦除区块是所述快闪存储器中需要擦除的存储单元所在的区块；

在所述擦除区块内的擦除存储单元的字线上加负电压，其中，所述擦除存储单元是所述快闪存储器中需要擦除的存储单元；

将所述擦除区块内的非擦除存储单元的字线浮空，其中，所述非擦除存储单元是所述快闪存储器中与所述擦除存储单元在同一区块的不需要擦除的存储单元；

利用关断的晶体管隔离所述非擦除存储单元的字线与字线驱动电路的负电压源，防止所述非擦除存储单元的字线与字线驱动电路的负电压源之间漏电。