[发明专利]用于电阻型存储器的感测放大器电路

权利要求书

1.一种电阻型存储器感测放大器电路，包含：

第一差分输出端子，被配置成输出第一输出信号；

第二差分输出端子，被配置成输出和第一输出信号相反的第二输出信号；

耦合到和电阻型存储器单元相关联的位线的第一输入端子；

耦合到和参考存储器单元相关联的参考线的第二输入端子；

耦合到电源和第一差分输出端子的第一预充电晶体管，第一预充电晶体管被配置成对和电阻型存储器单元相关联的位线预充电；

耦合到电源和第二差分输出端子的第二预充电晶体管，第二预充电晶体管被配置成对和参考存储器单元相关联的参考线预充电；

直接耦合到第一差分输出端子和第一预充电晶体管的第一电流调制晶体管，第一电流调制晶体管被配置成在感测放大器电路的至少放大阶段期间操作于饱和区模式；

直接耦合到第二差分输出端子和第二预充电晶体管的第二电流调制晶体管，第二电流调制晶体管被配置成在感测放大器电路的至少放大阶段期间操作于饱和区模式；

连接到第一差分输出端子和第二差分输出端子的交叉耦合的锁存电路；以及

被配置成接收第一输出信号和第二输出信号作为输入并产生锁存控制信号的逻辑门。

2.如权利要求1所述的电阻型存储器感测放大器电路，其中：

第一电流调制晶体管的漏极直接耦合到第一差分输出端子和第一预充电晶体管的漏极；

第一电流调制晶体管的源极耦合到和电阻型存储器单元相关联的位线；

第二电流调制晶体管的漏极直接耦合到第二差分输出端子和第二预充电晶体管的漏极；以及

第二电流调制晶体管的源极耦合到和参考存储器单元相关联的参考线，

其中，第一电流调制晶体管和第二电流调制晶体管被配置成在放大阶段期间，分别连续地平均位线电流和参考线电流。

3.如权利要求2所述的电阻型存储器感测放大器电路，其中：

感测放大器电路是电流感测放大器电路；

第一电流调制晶体管和第二电流调制晶体管均为NMOS型晶体管；并且

第一预充电晶体管和第二预充电晶体管均为PMOS型晶体管。

4.如权利要求1所述的电阻型存储器感测放大器电路，其中，交叉耦合的锁存电路还包含：

锁存使能晶体管，被配置成响应于锁存控制信号，使能感测放大器电路的锁存阶段；

耦合到电源和第一差分输出端子的第一锁存晶体管；

耦合到电源和第二差分输出端子的第二锁存晶体管；

耦合到第一锁存晶体管和锁存使能晶体管的第三锁存晶体管；以及

耦合到第二锁存晶体管和锁存使能晶体管的第四锁存晶体管，

其中，锁存晶体管被配置成，依据存储在电阻型存储器单元中的位值，并响应于锁存使能晶体管在锁存阶段期间被锁存控制信号导通，基于正反馈把逻辑值“0”或逻辑值“1”分别锁存在第一差分输出端子或者第二差分输出端子。

5.如权利要求4所述的电阻型存储器感测放大器电路，其中，逻辑门是NAND门。

6.如权利要求4所述的电阻型存储器感测放大器电路，其中：

所述锁存使能晶体管是NMOS型晶体管；

第一锁存晶体管和第二锁存晶体管均为PMOS型晶体管；并且

第三锁存晶体管和第四锁存晶体管均为NMOS型晶体管。

7.如权利要求4所述的电阻型存储器感测放大器电路，其中：

第三锁存晶体管的源极直接耦合到锁存使能晶体管的漏极；并且

第四锁存晶体管的源极直接耦合到锁存使能晶体管的漏极。

8.如权利要求4所述的电阻型存储器感测放大器电路，其中：

第一锁存晶体管的栅极耦合到第二差分输出端子；

第二锁存晶体管的栅极耦合到第一差分输出端子；

第三锁存晶体管的栅极耦合到第二差分输出端子；并且

第四锁存晶体管的栅极耦合到第一差分输出端子。

9.如权利要求8所述的电阻型存储器感测放大器电路，其中：

第一锁存晶体管和第三锁存晶体管的每一个的漏极耦合到第一差分输出端子；并且

第二锁存晶体管和第四锁存晶体管的每一个的漏极耦合到第二差分输出端子。