[发明专利]用于电阻型存储器的感测放大器电路

说明书

技术领域

本发明构思涉及用于电阻型存储器电路的感测放大器，并具体涉及电流感测放大器。

背景技术

电阻型存储器包含新一代非易失存储器，并被预期在市场上变得更为流行。例如，电阻型存储器可以包括自旋转移扭矩（spin transfer torque，STT）磁阻随机存取存储器（magnetoresistive random-access memory，MRAM）、(非STT种类)MRAM、忆阻器RAM、ReRAM、CBRAM，等等。

图1A是根据现有技术的感测放大器的电路图。参考图1A，锁存电路由MOS晶体管M1、M2、M3和M4构成。MOS晶体管M5和M6分别对应于读电流源IR1和参考电流源IR2。感测放大器由MOS晶体管M7和M8构成。读电路15的操作包括：（a）预充电模式，（b）放大模式，和（c）锁存+重写模式。下面参考图1B到图1D描述这些模式。在初始状态中，来自开关控制器的控制信号Φ1、Φ2和Φ3被置于低（“L”）状态。

根据现有技术，图1B到图1D是图1A的电路图的和不同操作阶段相关联的等效电路图。

图1B示出了预充电模式中的等效电路。控制信号Φ2被置于高（“H”）状态以便开始对读电流路径预充电。预充电电流从预充电晶体管M5和M6（PMOS晶体管）通过起到锁存电路的一部分作用的交叉耦合晶体管M3和M4（NMOS晶体管）以及图1A的钳位晶体管M11和M12（NMOS晶体管）流动到MRAM单元13和参考单元13’。在预充电模式和稳定状态中，读数据Out和/Out被预充电晶体管M5和M6和均衡晶体管Meq（PMOS晶体管）置于接近电源电压VSS的电压。因此，晶体管M1和M2处于截止状态，并且包括晶体管M1到M4的锁存电路不操作。

图1C示出了放大模式中的等效电路。控制信号Φ1被置于“H”，并且晶体管M5、M6和Meq被截止。数据Out和/Out从电源电压VDD降低了晶体管M1和M2的阈值电压，通过包括MOS晶体管M1到M4的锁存电路的正反馈放大，并且数据Out和/Out被确定。此时，读电流路径和锁存电路的驱动电流路径相同，并且控制信号Φ1达到“H”，以使操作被从预充电模式连续地转换到放大模式。尽管在放大模式期间存在于整个电路中，但是在图1C中未示出钳位晶体管M11和M12。

图1D示出了在锁存+重写模式中的等效电路。如图1D中所示，当输出Out和/Out之间的电压差足够大时，控制信号Φ3被置于“H”以便导通提升晶体管M7和Ｍ8，并且包括晶体管Ｍ1到Ｍ4的锁存电路的放大被加速。当来自锁存电路的输出，即数据Out和/Out被确定时，执行重写。

当电源电压随着时间降低时，在电阻型存储器中使用的常规感测放大器技术可能遇到问题。因为随着时间推移，存储器单元的大小减小并且存储器件的密度增大，用来给存储器单元和相关联的控制逻辑供应电力的电源电压也降低了。然而，过去存储器电路的电源电压可能曾为例如5伏（V）或者3.3V，但是今天电源电压可能供应大约1.2V或者1.3V的电压。这样的低电源电压在常规感测放大器电路中可能导致电压余量（voltage headroom）问题，因为晶体管的饱和电压可能不和电源电压成比例地缩小。

当太多的晶体管被以堆叠结构配置时，加剧了与感测放大器内的可用电压余量相关联的问题，这可能在一个或多个晶体管中导致不期望的操作。例如，在感测放大器的某些阶段中如果晶体管操作于饱和区模式则晶体管将更有效，但是实际上晶体管可能操作于三极管或者线性区模式，从而在感测放大器操作中导致不利。

当试图发展与电阻型存储器相关联的感测放大器技术时，存在其他独特的挑战。例如，在MRAM型存储器单元中，当试图感测“1”还是“0”被存储在存储器单元中时，如果感测放大器导致过量电流流过MRAM存储器单元，则可能发生破坏性读或者“读干扰”问题。换句话说，存储器单元的值可能被意外地从“1”切换到“0”，或者从“0”切换到“1”。

避免读干扰问题的一个方法是使感测放大器减小读电流。但是，这种方法的意料之外的副作用可能包括更慢的响应时间、输出信号电平的降低、数据读取速率的降低，以及对有害电磁噪声和其他扰动的更高敏感性。这种性能退化是不期望的。而且，这种电磁噪声自身对于存储在单元中的数据或者感测放大器输出信号可能是破坏性的。

人们将期望提供一种用于电阻型存储器的提供快速响应时间、强大的抗噪声性、较低的电压操作、较大的电压余量和更少的感测误差的电流感测放大器电路。

发明内容