[发明专利]一种复数乘法器及其实现方法

权利要求书

1.一种复数乘法器，其特征在于，包括：

输入接口，包括5个，设复数为x=a+b*i和y=c+d*i，则第一输入接口用于输入a，第二输入接口用于输入b，第三输入接口用于输入c，第四输入接口用于输入d，第五输入接口用于输入一个控制信号s；

输出接口，用于输出相乘后的结果；

还包括：

第一加法器，其耦合到第一输入接口和第二输入接口，用于产生a+b；

第一多路选择器，其输入端分别与第一输入接口、第二输入接口、第一加法器的输出端耦合连接，用于根据控制信号s的不同，对外输出a+b、b或a；

第二加法器，其耦合到第三输入接口和第四输入接口，用于产生d+c；

第一减法器，其耦合到第三输入接口和第四输入接口，用于产生d-c；

第二多路选择器，其输入端分别与第三输入接口、第二加法器、第一减法器的输出端耦合连接，用于根据控制信号s的不同，对外输出c、d+c或d-c；

实数乘法器，其输入端分别与第一多路选择器和第二多路选择器的输出端耦合连接，用于产生3个中间部分积c*(a+b)、a*(d-c)和b*(d+c)，分别通过端口输出；

第三多路选择器，为2选1多路选择器，其输入端分别与实数乘法器中用于输出中间部分积a*(d-c)和b*(d+c)的端口耦合连接，用于根据控制信号s的不同，对外输出a*(d-c)或b*(d+c)；

锁存器，其输入端与实数乘法器中用于输出中间部分积c*(a+b)的端口耦合连接；

第三加法器，其输入端分别与第三多路选择器和锁存器的输出端耦合连接，用于产生复数乘法结果的虚部；其输出端与输出接口耦合连接；

第二减法器，其输入端分别与第三多路选择器和锁存器的输出端耦合连接，用于产生复数乘法结果的实部；其输出端与输出接口耦合连接。

2.一种基于权利要求1所述的复数乘法器的实现方法，其特征在于，包括以下步骤：

（1）对于复数x=a+b*i和y=c+d*i，从输入接口输入实部a、c和虚部b、d，并输入用于控制复数乘法器中各个多路选择器工作的控制信号s，通过第一加法器、第二加法器、第一减法器，将a+b、b、a作为第一多路选择器的输入，把c、d+c、d-c作为第二多路选择器的输入，其输出信号分别设为mux1_out和mux2_out，上述输出信号根据控制信号s的不同而不同，具体为：

当控制信号s为“01”时，mux1_out为a+b，mux2_out为c；

当控制信号s为“10”时，mux1_out为b，mux2_out为d+c；

当控制信号s为“11”时，mux1_out为a，mux2_out为d-c；

（2）根据步骤（1）得到的输出信号，将其作为实数乘法器的输入，由实数乘法器计算3个中间部分积，分别为c*(a+b)、a*(d-c)和b*(d+c)；

（3）根据步骤（2）得到的中间部分积，中间部分积a*(d-c)和b*(d+c)由第三多路选择器选择输出，s同样是mux3的控制信号，中间部分积c*(a+b)由锁存器Register保存；其中：

当控制信号s为“01”时，第三多路选择器输出a*(d-c)，锁存器Register的输出与其相加作为复数乘法结果的虚部，输出实部置0；

当控制信号s为“10”时，复数乘法结果的实部和虚部均置0；

当控制信号s为“11”时，第三多路选择器输出b*(d+c)，锁存器Register的输出与其相减作为复数乘法结果的实部，输出虚部置0。