[发明专利]集成有减振器的单一多晶硅MOSFET器件

说明书

技术领域

本发明主要涉及半导体功率场效应晶体管器件（MOSFETs），尤其是非屏蔽栅极沟槽MOSFET（非-SGT MOSFETs）。

背景技术

使用半导体功率场效应晶体管（MOSFET）器件的优势之一在于，可以在很高的速度下“打开”和“关闭”器件。切换的速度越快，器件的效率越高，但当器件切换到“打开”状态时，这也会导致相位节点的峰值电压较高。该峰值电压也称为振荡。用于直流-直流应用时，相位节点的峰值电压应比器件V_DS额定值低80%（或者甚至更低），使器件保持足够高的效率，并且避免出现EMI问题。然而，效率和振荡之间存在一种取舍。因此，效率的提高所付出的代价是振荡也随之增强。

MOSFET的切换动作是受三个节点（即栅源电容C_GS、栅漏电容C_GD以及漏源电容C_DS）所影响的。MOSFET寄生电容通常在数据表参数中表示为C_iss（C_iss=C_GS+C_rss）、C_oss=（C_oss =C_DS+C_rss）以及C_rss（C_rss=C_GD）。C_oss升高会使效率降低。

很大的C_oss总要利用SGT MOSFET器件获得。这些器件通常具有250-350pF/mm²的C_oss。如果需要更高的C_oss，设计师可以在器件晶片内或外在引入额外的减振器降低振荡。然而，由于用SGT MOSFET的屏蔽栅沟槽部分制成的本征减振器，虽然减振器电阻可调，但C_oss却是固定的，也就很难在高效率下将C_oss电容降至250pF/mm²以下。因此，使用SGT MOSFET时，因其C_oss很高，在效率和振荡之间无法总是获得适宜的平衡。

为了使器件设计更加灵活，最好从具有较低C_oss的器件开始。这将使设计师在C_oss和效率之间获得最适宜的平衡，在达到指定的一组设计参数要求效率的同时，使振荡最小化。这种设计可以选用非-SGT MOSFET。典型的非-SGT MOSFET器件的C_oss约为100pF/mm²。从电容的低能级开始，在150pF/mm²的范围内，设计师能够改变器件的C_oss和减振器电阻，使相位节点的峰值电压不超过器件的最大工作状态，同时使器件的工作效率最高。

在非-SGT MOSFET器件中，可以通过在设计中集成减振器电路，来提高C_oss。众所周知，减振器电路在本领域中用于降低MOSFET器件中的振荡。减振器电路通常并联在源极和漏极之间，作为一个外部元件。因此，减振器电容器增大了MOSFET的C_DS值。然而，在此之前，减振器并没有集成在含有MOSFET的晶片中。利用SGT器件中的本征源极多晶硅，减振器电路目前仅部分集成在MOSFET器件中，提供可调节的电阻器，但是C_oss是固定的。在MOSFET中集成减振器电路的能力将使最终成品能够更加灵活地提高或降低C_oss值，在实际电路中不需要额外的减振器，减小了印刷电路板（PCB）的面积。此外，无需使用额外的掩膜层，就能轻松完成虚拟设备的集成，降低了制造成本。

正是在这一前提下，提出了本发明所述的实施例。

发明内容

本发明提供一种集成有减振器的单一多晶硅MOSFET器件，能灵活提高或降低C_oss值，不需要额外的减振器，减小了印刷电路板的面积，无需使用额外的掩膜层，就能完成虚拟设备的集成，降低了制造成本。

为实现上述目的，本发明提供一种集成有减振器的单一多晶硅MOSFET器件，其特点是，该器件包含：

一个第一导电类型的半导体的衬底；

一个第一导电类型的半导体的漂流区，其形成在衬底上方，漂流区的掺杂浓度低于衬底；

一个第二导电类型的本体区，其形成在漂流区顶部，第二导电类型与第一导电类型相反；