[发明专利]半导体基板及其制造方法

权利要求书

1.一种半导体基板的制造方法，包括以下步骤：

提供一内埋线路基板，该内埋线路基板包括一绝缘层、一第一线路层及数个导电通道，其中该绝缘层具有一第一表面及一第二表面，该第一线路层嵌于该绝缘层的第一表面内，且显露于该绝缘层的第一表面，所述导电通道贯穿该绝缘层且接触该第一线路层；

形成一光阻层于该第一线路层上，其中该光阻层具有数个开口，所述开口显露部分该第一线路层；及

利用对该数个导电通道通电，以进行对该显露的第一线路层电镀，进而形成数个凸块于该显露的第一线路层上。

2.如权利要求1的制造方法，其特征在于，该内埋线路基板更包括一第一金属层、一第二金属层及一图案化金属层，其中该第一金属层位于该第一线路层及该绝缘层的第一表面上，该第二金属层位于该绝缘层的第二表面上，该图案化金属层位于该第二金属层上，其中，所述导电通道电性连接该第一线路层、该第二金属层及该图案化导电层。

3.如权利要求2的制造方法，其特征在于，提供该内埋线路基板的步骤后更包括一完全移除该第一金属层以显露该第一线路层及该绝缘层的步骤。

4.如权利要求2的制造方法，其特征在于，形成所述凸块步骤之后更包括一移除未被该图案化金属层覆盖的该第二金属层，以形成一第二线路层的步骤。

5.如权利要求2的制造方法，其特征在于，提供该内埋线路基板的步骤包括一提供一具有该第一金属层的载体的步骤，其中，该第一金属层为铜箔，其压合于该载体上。

6.如权利要求1的制造方法，其特征在于，该第一线路层自该绝缘层的第一表面凹陷。

7.如权利要求1的制造方法，其特征在于，该第一线路层包括数个接垫及数个迹线，该接垫的宽度为W，该接垫与邻近的接垫或迹线的距离为D；该开口具有一开口宽度R，其中W≤R≤W+2×D。

8.如权利要求1的制造方法，其特征在于，该第一线路层包括数个接垫及数个迹线，该接垫的宽度为W，该接垫与邻近的接垫或迹线的距离为D；该光阻层的所述开口利用一机台形成于该光阻层中，其中该机台具有一机台误差E，该开口具有一开口宽度R，其中W+2×E≤R≤W+2×D－2×E。

9.如权利要求1的制造方法，其特征在于，该第一线路层包括数个接垫及数个迹线，该接垫的宽度为W，该接垫与邻近的接垫或迹线的距离为D；该光阻层的所述开口利用一机台形成于该光阻层中，其中该机台具有一机台误差E，该开口具有一开口宽度R，部份该接垫被该光阻层所覆盖，且该接垫被该光阻层所覆盖的宽度的最大容许值为T，其中W+2×E≤R≤W+2×D－2×E，其中E＜T。

10.如权利要求1的制造方法，其特征在于，该第一线路层包括数个接垫及数个迹线，该接垫的宽度为W，该接垫与邻近的接垫或迹线的距离为D；该光阻层的所述开口利用一机台形成于该光阻层中，其中该机台具有一机台误差E，该开口具有一开口宽度R，部份该接垫被该光阻层所覆盖，且该接垫被该光阻层所覆盖的宽度的最大容许值为T，其中W+2×(E－T)≤R≤W+2×D－2×E，其中E＞T，且T＝W×P，P为0.25至0.32。

11.如权利要求1的制造方法，其特征在于，形成所述凸块的步骤后更包括以下步骤：

移除该光阻层以显露该第一线路层的数个迹线；及

形成一保护层以覆盖所述迹线，该保护层具有至少一开口，所述凸块位于该至少一开口内。

12.如权利要求1的制造方法，其特征在于，该第一线路层及所述凸块的材质皆为电镀铜，所述凸块以电镀方式直接形成于该显露的第一线路层上。

13.一种半导体基板，其特征在于，包括：

一绝缘层，具有一第一表面及一第二表面；

一第一线路层，嵌于该绝缘层的第一表面，且显露于绝缘层的第一表面；

一第二线路层，位于该绝缘层的第二表面上；

数个导电通道，贯穿该绝缘层且电性连接该第一线路层及该第二线路层；及数个凸块，直接位于部份该第一线路层上，其中所述凸块的晶格与该第一线路层的晶格相同。

14.如权利要求13的半导体基板，其特征在于，该第一线路层的材质及所述凸块的材质为电镀铜。