[发明专利]半导体基板及其制造方法

说明书

技术领域

本发明关于一种基板及其制造方法。详言之，本发明关于一种半导体基板及其制造方法。

背景技术

已知半导体基板中，位于最外层的线路层嵌于基板的绝缘层的表面，且显露于该绝缘层的表面。由于该线路层的显露表面会与该绝缘层的表面共平面，因此，当接合一覆晶芯片时，若该线路基板发生翘曲，则部分该覆晶芯片的凸块(例如：锡球)会没有接触到该线路层而导致开路(Open Circuit)，造成产品失败。

为了改善上述缺点，一种新的解决方案被提出。该解决方案先在该线路层的显露表面上形成凸块(例如：铜柱)，再与该覆晶芯片做接合。目前已知将该凸块形成于该线路层上的方式(例如：电镀或蚀刻)被提出。然而，该等目前方式所形成的凸块皆有偏移(Offset)的问题，亦即，凸块无法位于该线路层接垫(Pad)的正上方，而会覆盖到部分该绝缘层的表面。此种情况在该线路与线路彼此的距离愈近且愈密时，是不被允许的，因为这样容易造成该覆晶芯片的凸块同时接触该偏移的凸块与其邻近的接垫或迹线(Trace)，而导致桥接(Bridge)，造成产品失败。

发明内容

本揭露的一方面关于一种半导体基板的制造方法。在一实施例中，该制造方法包括以下步骤：提供一内埋线路基板，该内埋线路基板包括一绝缘层、一第一线路层及数个导电通道，其中该绝缘层具有一第一表面及一第二表面，该第一线路层嵌于该绝缘层的第一表面内，且显露于该绝缘层的第一表面，该等导电通道贯穿该绝缘层且接触该第一线路层；形成一光阻层于该第一线路层上，其中该光阻层具有数个开口，该等开口显露部份该第一线路层；及形成数个凸块于该显露的第一线路层上。

在本实施例中，该等凸块形成于该显露的第一线路层上。因此，该等凸块完全位于该等接垫的正上方。当该半导体基板与一覆晶芯片做接合时，该覆晶芯片的凸块可直接接触该半导体基板的该等凸块，而不易发生接触到该等凸块邻近的接垫或迹线导致桥接的情况。尤其当该第一线路层为细线路时，上述桥接情况仍不易发生，而可以维持产品的良率。

本揭露的另一方面关于一种半导体基板。在一实施例中，该半导体基板包括一绝缘层、一第一线路层、一第二线路层、数个导电通道及数个凸块。该绝缘层具有一第一表面及一第二表面。该第一线路层嵌于该绝缘层的第一表面，且显露于绝缘层的第一表面。该第二线路层位于该绝缘层的第二表面上。该等导电通道贯穿该绝缘层且电性连接该第一线路层及该第二线路层。该等凸块直接位于部份该第一线路层上，其中该等凸块的晶格与该第一线路层的晶格相同。

附图说明

图1显示本发明半导体基板的一实施例的局部剖视示意图。

图2至图11显示本发明半导体基板的制造方法一实施例的示意图。

图12a显示该第二光阻层的一实例。

图12b显示该第二光阻层的另一实例。

图13显示该第二光阻层的另一实例。

图14显示本发明半导体基板的另一实施例的局部剖视示意图。

图15至图16显示本发明半导体基板的制造方法的另一实施例的示意图。

图17显示本发明半导体基板的另一实施例的局部剖视示意图。

图18至图19显示本发明半导体基板的制造方法的另一实施例的示意图。

具体实施方式

参考图1，显示本发明半导体基板的一实施例的局部剖视示意图。该半导体基板1包括一绝缘层16、一第一线路层14、一第二线路层30、数个导电通道221、数个凸块28、一第一保护层32及一第二保护层34。

该绝缘层16为绝缘材料或介电材料，例如：聚丙烯(PolyproPylene，PP)，其具有一第一表面161、一第二表面162及数个贯穿孔20。该第一线路层14嵌于或内埋于该绝缘层16的第一表面161，且显露于该绝缘层16的第一表面161。该第一线路层14的显露表面大致上与该绝缘层16的第一表面161共平面。在本实施例中，该第一线路层14为一图案化导电线路层，其包括数个接垫(Pad)141及数个迹线(Trace)142。该第一线路层14的材质为电镀铜(Electroplated Copper)，其利用电镀工艺所形成。