[发明专利]一种在比较搜索芯片中支持多种查找模式的优先级编码方法

权利要求书

1.一种在比较搜索芯片中支持多种查找模式的优先级编码方法，其特征在于该方法具有如下步骤：

步骤一：将CAM阵列分组，每组有一个底层优先级编码器，该优先级编码器放置于该分组物理实现的中间位置；

步骤二：底层优先级编码器对CAM阵列分组中每个字的比较结果进行处理，按照不同的配置计算出是否匹配，并将该新的匹配结果输出给上一层的优先级编码器A，底层优先级编码器同时生成组内CAM模块的块地址；

步骤三：优先级编码器A对底层优先级编码器的匹配结果进行处理，按照不同的配置计算出是否匹配，并将该匹配结果输出给更上一层的优先级编码器B，优先级编码器A同时需对底层编码器们产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成新的块地址；

步骤四：优先级编码器B对优先级编码器A的匹配结果进行处理，按照不同的配置计算出是否匹配，并将该匹配结果输出给优先级编码器B的上一层优先级编码器C，优先级编码器B同时需对优先级编码器A产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成新的块地址；

步骤五：依次类推，直至顶层；

步骤六：顶层优先级编码器对下一层优先级编码器的匹配结果进行处理，按照不同的配置计算出是否匹配，并对该匹配结果进行优先级编码，产生行地址；顶层优先级编码器同时需对下一层编码器们产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成最终的块地址。

2.根据权利要求1所述的优先级编码方法，其特征在于：底层编码器的电路由1个最高优先级电路和1024个匹配计算单元组成。

3.根据权利要求2所述的优先级编码方法，其特征在于：CAM阵列的结果会输出给相应行的匹配计算单元，得出不同配置下的匹配结果MOUT；在80bit模式下，mf0,mf1,mf2和mf3中只要有一个匹配，则输出是匹配的，并用块地址[1；0]来表示是哪一个模块匹配，1024个计算单元会得出1024个匹配结果MOUT；底层优先级电路则会判断出命中的匹配单元中优先级最高的那个，并将该单元的所在模块的块地址作为底层PE的块地址输出。

4.根据权利要求1所述的优先级编码方法，其特征在于：在该优先级编码方法中，8个CAM阵列被分成两组，每组CAM阵列的匹配结果都被输出到底层优先级编码器PE中，底层优先级编码器PE会输出不同配置下的匹配结果，并输出匹配的块地址；顶层优先级编码器PE会根据底层优先级编码器PE的匹配结果判断出最终的匹配结果，并计算出行地址，和最高位的块地址，根据该高位块地址，可以选出最终的低位块地址；每个字需两条走线，一条线是BLK3将匹配结果输出给底层PE，另一条线则是底层PE将新的匹配结果输出给顶层PE。

5.根据权利要求1所述的优先级编码方法，其特征在于：在所述步骤六中，底层优先级编码器PE输出的匹配结果MOUT会作为顶层匹配计算单元的输入，在80/160/320bit模式中，只要MOUT0或MOUT1中有1个匹配，则输出MO是匹配的，并用块地址来表示相应的CAM阵列；顶层最高优先级电路会判断出命中的匹配单元中优先级最高的那个，输出该单元的行地址，同时将该单元的块地址作为该顶层优先级编码器PE的块地址输出。