[发明专利]一种在比较搜索芯片中支持多种查找模式的优先级编码方法

说明书

技术领域

本发明涉及集成电路设计制造领域，具体来说，但不仅限于，内容可寻址存储器命中的优先级编码方法。 

背景技术

通常的存储器（RAM或ROM）使用地址来指示存储单元的位置，并且输出该位置存储单元中的数据。与此相对，内容可寻址存储器（CAM）则接收外部检索数据，比较该检索数据与CAM中存储的数据是否匹配，并且输出该匹配数据在CAM中的地址。由于与检索数据相一致的字不限于一个，因此，当CAM中有多个字与检索数据相一致时，需要优先级编码器，来对从存储单元所输出的一致信号（表示与检索数据相一致的情况的信号）进行编码，并返回优先级最高的地址信号。 

附图2说明了现有CAM的结构。如图所示，在CAM单元整列中存储数据。搜索数据从搜索数据寄存器发送到CAM单元整列。此后，比较该搜索数据与存储在CAM单元整列中的数据。如果所存储的数据匹配搜索数据，则将匹配线的的逻辑电平设为高，反之则为低。然后，匹配线检测单元检测匹配线的逻辑电平。优先级编码器接收来自该检测单元的输出，并且输出匹配的CAM单元的字线地址。 

附图2是固定位宽的搜索。由于CAM的应用越来越广泛，而不同领域的应用所需的搜索数据位宽往往是不一样的。因此需要在不损失容量的情况下，提供多种搜索位宽的选择，比如1Kx640，2Kx320,4Kx160…。通常的做法如专利1（美国专利US7,230,840B2）所述。可以由多个最小宽度的模块来进行拼接，将每个小模块的匹配结果都输出到优先级编码器（PE）中，在优先级编码器中进行不同的组合，并计算出不同配置下最高优先级的地址。附图3是专利1的一种优化实现的示例，即将优先级编码器放在中间，CAM阵列放在两边。该示例共放置了8个CAM阵列，能实现4种不同比较位宽的配置（即1倍/2倍/4倍/8倍位宽），CAM阵列在版图上需要提供3根走线通道。如果放置16个阵列，则可以多一种16倍位宽的配置，不过走线通道则上升到7根。 

很显然，上述方式每增加一种位宽，布线通道就需增加一倍。这在集成电路领域显然是不可接受的。特别是随着特征尺寸的减小，CAM基本单元面积越来越小，形状也越来越扁，版图上其所能提供的走线资源更加稀缺，一般只有几根而已。因此，传统优先级编码的方式很难提供4种或4种以上不同位宽配置的CAM芯片。 

随着网络的发展，不断出现的新应用对数据查找芯片CAM有着各种不同搜索需求。而现有CAM在支持多种位宽搜索时，由于对芯片内部布线通道需求巨大，其所能提供的不同位宽模式种类受到极大限制，无法提供更多模式来满足不同应用领域的需求。 

发明内容

为克服现有技术的上述缺点，本发明提供了一种在比较搜索芯片中支持多种查找模式的优先级编码方法，及利用该方法实现的优先级编码器和CAM搜索芯片。 

本发明采用了以下技术方案： 

一种在比较搜索芯片中支持多种查找模式的优先级编码方法，其特征在于该方法具有如下步骤： 

步骤一：将CAM阵列分组，每组有一个底层优先级编码器，该优先级编码器放置于该分组物理实现的中间位置； 

步骤二：底层优先级编码器对CAM阵列分组中每个字的比较结果进行处理，按照不同的配置计算出是否匹配，并将该新的匹配结果输出给上一层的优先级编码器A，底层优先级编码器同时生成组内CAM模块的块地址； 

步骤三：优先级编码器A对底层优先级编码器的匹配结果进行处理，按照不同的配置计算出是否匹配，并将该匹配结果输出给更上一层的优先级编码器B，优先级编码器A同时需对底层编码器们产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成新的块地址； 

步骤四：优先级编码器B对优先级编码器A的匹配结果进行处理，按照不同的配置计算出是否匹配，并将该匹配结果输出给优先级编码器B的上一层优先级编码器C，优先级编码器B同时需对优先级编码器A产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成新的块地址； 

步骤五：依次类推，直至顶层； 

步骤六：顶层优先级编码器对下一层优先级编码器的匹配结果进行处理，按照不同的配置计算出是否匹配，并对该匹配结果进行优先级编码，产生行地址；顶层优先级编码器同时需对下一层编码器们产生的低位块地址进行选择，与该编码器生成的高位块地址合在一起，生成最终的块地址。