[发明专利]非对称读出放大器、存储器件及设计方法

权利要求书

1.一种用于存储器件的读出放大器，所述存储器件包括第一位线和第二位线以及连接至所述第一位线和所述第二位线的至少一个存储单元，所述读出放大器包括：

第一节点，被配置成连接至所述第一位线；

第二节点，被配置成连接至所述第二位线；

输入器件，连接至所述第一位线和所述第二位线，所述输入器件被配置成：

响应于从所述存储单元读出的第一数据，生成朝向预定电压拉动所述第一节点的第一电流，以及

响应于从所述存储单元读出的第二数据，生成朝向所述预定电压拉动所述第二节点的第二电流；以及

输出器件，连接至所述第一节点，所述输出器件被配置成输出从所述存储单元读出的所述第一数据或所述第二数据；

其中，所述第一电流大于所述第二电流。

2.根据权利要求1所述的读出放大器，其中，所述读出放大器是没有连接至所述第二节点的伪输出器件和伪导电图案的非对称读出放大器。

3.根据权利要求1所述的读出放大器，其中，所述读出放大器是所述输出器件和所述第二节点之间没有直接连接的非对称读出放大器。

4.根据权利要求1所述的读出放大器，其中，所述第一节点的总电容负载大于所述第二节点的总电容负载。

5.根据权利要求1所述的读出放大器，其中，所述输入器件被配置成具有同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配的所述第一电流与所述第二电流的比率。

6.根据权利要求1所述的读出放大器，其中，

第一电路包括限定所述第一电流的第一晶体管；

第二电路包括限定所述第二电流的第二晶体管；以及

所述第一晶体管的沟道宽度与沟道长度的比率大于所述第二晶体管的沟道宽度与沟道长度的比率。

7.根据权利要求1所述的读出放大器，其中，

第一电路包括限定所述第一电流的第一晶体管；

第二电路包括限定所述第二电流的第二晶体管；

所述第一晶体管具有沟道宽度与沟道长度的第一比率；

所述第二晶体管具有沟道宽度与沟道长度的第二比率；以及

所述第一比率与所述第二比率的比率同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配。

8.一种存储器件，包括：

至少一对位线，包括第一位线和第二位线；

至少一个存储单元，连接至所述第一位线和所述第二位线；

第一晶体管、第二晶体管、第三晶体管和第四晶体管；以及

输出器件；

其中，

所述第一晶体管和所述第三晶体管串联地连接在电源节点和参考节点之间，

所述第二晶体管和所述第四晶体管串联地连接在所述电源节点和所述参考节点之间，

所述第一晶体管在第一节点处连接至所述第三晶体管，所述第一节点被配置成连接至所述第一位线，

所述第一节点连接至所述第二晶体管和所述第四晶体管的栅极，并连接至所述输出器件，

所述第二晶体管在第二节点处连接至所述第四晶体管，所述第二节点被配置成连接至所述第二位线，

所述第二节点连接至所述第一晶体管和所述第三晶体管的栅极，以及

所述第一晶体管的第一漏极电流与所述第二晶体管的第二漏极电流的比率同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配。

9.根据权利要求8所述的存储器件，其中，

所述第一节点的总电容负载包括：所述至少一个存储单元的寄生电容、所述第一晶体管和所述第三晶体管的漏极的寄生电容、所述第二晶体管和所述第四晶体管的栅极的寄生电容以及所述输出器件的寄生电容的总和；以及

所述第二节点的总电容负载包括：所述至少一个存储单元的寄生电容、所述第二晶体管和所述第四晶体管的漏极的寄生电容以及所述第一晶体管和所述第三晶体管的栅极的寄生电容的总和。

10.一种设计存储器件的方法，通过至少一个处理器执行所述方法并且所述方法包括：

确定非对称读出放大器的第一节点的总电容负载；

确定所述非对称读出放大器的第二节点的总电容负载，所述非对称读出放大器在所述第一节点和所述第二节点处具有互补逻辑状态；以及

基于所述第一节点的被确定的总电容负载与所述第二节点的被确定的总电容负载的比率，配置所述非对称读出放大器的第一电路和第二电路中的至少一个，所述第一电路与所述第一节点相关联，所述第二电路与所述第二节点相关联。