[发明专利]非对称读出放大器、存储器件及设计方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及存储器件及其形成方法。

背景技术

处理器和存储器是计算系统和电子器件的多种部件。存储器的性能影响系统或电子设备的总体性能。多种电路被开发以改进存储器性能的一个或多个方面，诸如，电容、访问速度、功耗、紧凑布局等。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于存储器件的读出放大器，所述存储器件包括第一位线和第二位线以及连接至所述第一位线和所述第二位线的至少一个存储单元，所述读出放大器包括：第一节点，被配置成连接至所述第一位线；第二节点，被配置成连接至所述第二位线；输入器件，连接至所述第一位线和所述第二位线，所述输入器件被配置成：响应于从所述存储单元读出的第一数据，生成朝向预定电压拉动所述第一节点的第一电流，以及响应于从所述存储单元读出的第二数据，生成朝向所述预定电压拉动所述第二节点的第二电流；以及输出器件，连接至所述第一节点，所述输出器件被配置成输出从所述存储单元读出的所述第一数据或所述第二数据；其中，所述第一电流大于所述第二电流。

在该读出放大器中，所述读出放大器是没有连接至所述第二节点的伪输出器件和伪导电图案的非对称读出放大器。

在该读出放大器中，所述读出放大器是所述输出器件和所述第二节点之间没有直接连接的非对称读出放大器。

在该读出放大器中，所述第一节点的总电容负载大于所述第二节点的总电容负载。

在该读出放大器中，所述输入器件被配置成具有同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配的所述第一电流与所述第二电流的比率。

在该读出放大器中，第一电路包括限定所述第一电流的第一晶体管；

第二电路包括限定所述第二电流的第二晶体管；以及

所述第一晶体管的沟道宽度与沟道长度的比率大于所述第二晶体管的沟道宽度与沟道长度的比率。

在该读出放大器中，第一电路包括限定所述第一电流的第一晶体管；第二电路包括限定所述第二电流的第二晶体管；所述第一晶体管具有沟道宽度与沟道长度的第一比率；所述第二晶体管具有沟道宽度与沟道长度的第二比率；以及所述第一比率与所述第二比率的比率同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配。

根据本发明的另一方面，提供了一种存储器件，包括：至少一对位线，包括第一位线和第二位线；至少一个存储单元，连接至所述第一位线和所述第二位线；第一晶体管、第二晶体管、第三晶体管和第四晶体管；以及输出器件；其中，所述第一晶体管和所述第三晶体管串联地连接在电源节点和参考节点之间，所述第二晶体管和所述第四晶体管串联地连接在所述电源节点和所述参考节点之间，所述第一晶体管在第一节点处连接至所述第三晶体管，所述第一节点被配置成连接至所述第一位线，所述第一节点连接至所述第二晶体管和所述第四晶体管的栅极，并连接至所述输出器件，所述第二晶体管在第二节点处连接至所述第四晶体管，所述第二节点被配置成连接至所述第二位线，所述第二节点连接至所述第一晶体管和所述第三晶体管的栅极，以及所述第一晶体管的第一漏极电流与所述第二晶体管的第二漏极电流的比率同所述第一节点的总电容负载与所述第二节点的总电容负载的比率相匹配。

在该存储器件中，所述第一节点的总电容负载包括：所述至少一个存储单元的寄生电容、所述第一晶体管和所述第三晶体管的漏极的寄生电容、所述第二晶体管和所述第四晶体管的栅极的寄生电容以及所述输出器件的寄生电容的总和；以及所述第二节点的总电容负载包括：所述至少一个存储单元的寄生电容、所述第二晶体管和所述第四晶体管的漏极的寄生电容以及所述第一晶体管和所述第三晶体管的栅极的寄生电容的总和。

该存储器件进一步包括：第五晶体管共同地将所述第一晶体管和所述第二晶体管连接至所述参考节点。

该存储器件进一步包括：一对数据线，包括第一数据线和第二数据线，所述第一数据线连接至所述第一节点，并且所述第二数据线连接至所述第二节点；以及至少一对开关，包括第一开关和第二开关，所述第一开关连接在所述第一数据线和所述第一位线之间，所述第二开关连接在所述第二数据线和所述第二位线之间，所述第一开关和所述第二开关被配置成通过公共列选择信号而闭合或断开。