[发明专利]改善GP CMOS器件的电性参数均一性的方法有效
| 申请号： | 201310253193.7 | 申请日： | 2013-06-24 |
| 公开（公告）号： | CN103346125A | 公开（公告）日： | 2013-10-09 |
| 发明（设计）人： | 范洋洋;孙昌;王艳生 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 改善 gp cmos 器件 参数 均一 方法 | ||
1.一种改善GP CMOS器件的电性参数均一性的方法，应用于采用应力记忆技术的半导体器件制备工艺中，其特征在于，所述方法包括：
提供一表面设置有栅极结构的衬底，且该衬底中临近所述栅极结构的两侧设置有漏区和源区；
制备缓冲层覆盖所述栅极结构的表面和所述衬底暴露的表面；
制备应力层覆盖所述缓冲层的表面；
对所述应力层进行刻蚀，以部分保留覆盖于所述栅极结构表面的应力层；
采用峰值退火工艺对所述衬底和栅极进行热处理；
去除剩余的应力层；
采用激光退火工艺对所述衬底和栅极进行热处理，以阻止所述源区和漏区中的离子进一步扩散。
2.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，对所述应力层进行刻蚀具体包括：
涂覆光刻胶覆盖所述应力层的上表面；
采用一定义了应力记忆区域的掩膜板对所述光刻胶进行光刻工艺，形成光阻图案；
以所述光阻图案为掩膜对所述应力层进行刻蚀，且刻蚀停止于所述缓冲层中；
移除所述光阻图案。
3.如权利要求2所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，采用湿法刻蚀工艺移除所述光阻图案。
4.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，所述激光退火工艺的温度控制在1250℃，时间控制在200ms。
5.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，所述峰值退火工艺的温度控制在1075℃，时间控制在220ms。
6.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，所述缓冲层的材质为二氧化硅。
7.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，所述应力层的材质为氮化硅。
8.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，采用离子溅射的工艺方法制备所述缓冲层。
9.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，采用离子溅射的工艺方法制备所述应力层。
10.如权利要求1所述的改善GP CMOS器件的电性参数均一性的方法，其特征在于，采用干法刻蚀工艺对所述应力层进行刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310253193.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：凸轮吸取夹紧定位机构
- 下一篇：一种三七药物晚霜的制备工艺
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
