[发明专利]改善GP CMOS器件的电性参数均一性的方法

说明书

技术领域

本发明涉及一种半导体器件制备工艺中提高器件性能的方法，尤其涉及一种改善GP CMOS器件的电性参数均一性的方法。 

背景技术

近年来，随着移动电话、便携式电子产品被广泛使用，人们对于其运算速度的要求也逐渐提高。 

随着CMOS工艺的进步和发展，高性能器件(Generic Plus Complementary Metal Oxide Semiconductor，简称：GP CMOS)在电子产品中的应用也越来越广泛。其中，最常见的是用于图形芯片处理、显卡、CPU、通讯用的快速交换机、服务器、超级计算机、气象预报、导弹轨道模拟、科学实验的虚拟模拟等，以上这些应用中都要求高运算速度、对浮点运算和图形运算的要求特别高，同时也具有很高的反应速度要求，高耐压性能和可靠性，低漏电和消耗功率。 

在GP制造工艺中需要引入应力记忆技术(Stress Memorization Technique，简称：SMT)工艺增强器件的性能。在55nm的GP工艺中的中，为了能够存上一步氮化物存储下的应力，一般是在氮化物沉积之后使用峰值退火工艺进行热处理，以产生应力。 

但是，通过测试发现经过峰值退火工艺后的器件内离子会形成扩 散(Diffusion)效应，进而导致器件电性参数(WAT Data)的不稳定。 

因此，如何能够在不对现有GP SMT工艺进行较大变动的情况下实现器件电性参数的均一性，是目前业界都在极力攻克的一个难关。 

中国专利(公开号：CN102437119A)公开了一种增强应力记忆技术效果的方法，包括：在形成浅沟槽隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进入源漏注入，淀积一层氮化硅层，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。通过该专利的方法能够增强器件栅极内的应力，但该专利并未提及关于提高应力记忆器件的电性参数的均一性的解决方案。 

中国专利(公开号：CN102709250A)公开了一种私用应力记忆技术的半导体器件制造方法，包括：形成应力层后并不全部去除，而是选择性刻蚀需形成金属硅化物区域上的应力层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成侧墙，直接利用侧墙作为自对准金属硅化物阻挡层，在暴露出的源/漏区和栅极结构上形成金属硅化物层，从而简化了工艺步骤：进一步的，形成金属硅化物层之后去除侧墙，采用应力临近效应技术，使得CESL应力层更加临近沟道，有利于提高器件的性能。该专利方法对传统的应力记忆工艺和自对准金属硅化物工艺进行整合，省略了部分的工艺步骤，节省了工艺时间，但也并未提及关于提升应力记忆工艺中的器件电性参数均一性的解决方案。 

可见，目前还尚未不存在一种既对现有GP SMT工艺变动不大， 又能够提高器件电性参数的均一性的有效方法。 

发明内容

鉴于上述问题，本发明提供一种改善应力记忆半导体器件的电性参数均一性的方法。 

本发明解决技术问题所采用的技术方案为： 

一种改善GP CMOS器件的电性参数均一性的方法，应用于采用应力记忆技术的半导体器件制备工艺中，其中，所述方法包括： 

提供一表面设置有栅极结构的衬底，且该衬底中临近所述栅极结构的两侧设置有漏区和源区； 

制备缓冲层覆盖所述栅极结构的表面和所述衬底暴露的表面； 

制备应力层覆盖所述缓冲层的表面； 

对所述应力层进行刻蚀，以部分保留覆盖于所述栅极结构表面的应力层； 

采用峰值退火工艺对所述衬底和栅极进行热处理； 

去除剩余的应力层； 

采用激光退火工艺对所述衬底和栅极进行热处理，以阻止所述源区和漏区中的离子进一步扩散。 

所述的改善GP CMOS器件的电性参数均一性的方法，其中，对所述应力层进行刻蚀具体包括： 

涂覆光刻胶覆盖所述应力层的上表面； 

采用一定义了应力记忆区域的掩膜板对所述光刻胶进行光刻工 艺，形成光阻图案； 

以所述光阻图案为掩膜对所述应力层进行刻蚀，且刻蚀停止于所述缓冲层中； 

移除所述光阻图案。 

所述的改善GP CMOS器件的电性参数均一性的方法，其中，采用湿法刻蚀工艺移除所述光阻图案。 

所述的改善GP CMOS器件的电性参数均一性的方法，其中，所述激光退火工艺的温度控制在1250℃，时间控制在200ms。