[发明专利]一种基于串联晶体管型的改进的差分架构OTP存储单元

权利要求书

1.一种基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，包括至少两条由一个两管串联型的OTP存储单元组成的支路，采用差分对称结构，两条支路的位线作为一组差分对输入到灵敏放大器中，然后对比读出数据。

2.根据权利要求1所述的基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，所述两管串联型的OTP存储单元包括串联的第一PMOS晶体管和第二PMOS晶体管，以第一PMOS晶体管作为选通晶体管，第一PMOS栅极作为整体器件的字线，第一PMOS源极作为整体器件的源极；以第二PMOS晶体管作为存储晶体管，所述第二PMOS栅极浮空，所述第二PMOS的漏极作为整体器件的位线，所述第二PMOS的源极与所述第一PMOS的漏极共用一个P型扩散区。

3.根据权利要求2所述的基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，每管串联晶体管型OTP单元包含一个选通晶体管和一个存储晶体管。

4.根据权利要求3所述的基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，每管串联晶体管型OTP单元还包含有源线SL控制电路模块、位线BL控制电路模块和灵敏放大电路模块。

5.根据权利要求4所述的基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，所述源线SL控制电路模块和位线BL控制电路模块内均包括有一个对应的编译码电路。

6.根据权利要求5所述的基于串联晶体管型的改进的差分架构OTP存储单元，其特征在于，所述源线SL控制电路模块中的编译码电路，通过地址信号控制，同时承担编程时提供电源的任务；所述位线BL控制电路模块中的编译码电路，提供电压信号，所述灵敏放大电路模块中还包括数据读取功能模块。