[发明专利]一种基于串联晶体管型的改进的差分架构OTP存储单元

说明书

技术领域

本发明涉及存储器领域，具体涉及一种基于串联晶体管型的改进的差分架构OTP存储单元。

背景技术

一次可编程存储器(OTP)是非易失性存储器中的一种，它可以为电路应用提供灵活多样和价格低廉的解决方案，因而广泛应用于数据存储备份，代码存储，初始信息存储，RFID标示信息存储等领域。

目前有多种结构可以实现OTP功能，最为主要的结构是NMOS晶体管结构，如图1所示的一个OTP结构，包含一个NMOS晶体管和一个MOS电容，两者通过一个较大面积的多晶硅浮栅耦合相连。多晶硅浮栅的一端作为NMOS的栅极，另一端和衬底上P阱中的N型扩散区构成MOS电容。N型扩散区和多晶硅相连作为OTP的字线，NMOS的漏极作为OTP的位线，NMOS的源极作为OTP的源线。其原理是未编程时，如果在字线位线段施加读取电压，由于MOS电容的耦合影响，NMOS的栅压可以超过阈值电压，开启工作，从而得到一个较大的电流；而如果字线位线施加很大的编程电压，此时NMOS晶体管发生较强的热载流子注入，由于浮栅多晶硅没有直接的金属连线，因而这些注入的载流子不会消失而是被捕获在多晶硅中，这样就引起了NMOS晶体管的阈值电压发生很大的偏移，如果这时添加读取电压，耦合电压不足以开启NMOS，NMOS关断。

但是，上述OTP存储单元需要MOS电容来耦合电压，且需要通过耦合比来设计编程电压，因此这种架构所需要的MOS电容面积较大。同时，在字线端需要增加一次离子注入，即多了一次额外的光刻步骤，增加了成本。

2000年之后，人们把研究的重点转向了单栅型的OTP存储架构，因为这种结构可以把存储器工艺和标准CMOS逻辑工艺完全兼容，大大地节省了成本。

研究人员把研究重点集中到了基于熔丝(efuse)和反熔丝(antifuse)的电介质击穿型OTP存储器设计。efuse编程通常是采用流经熔丝过电流致使其熔断从而使得其电阻值由几十欧姆变化成几千欧姆甚至更高来实现编程。Antifuse编程和efuse正好相反，反熔丝在编程前有非常高的电阻，约在几百兆欧，编程时被高电压击穿，电阻减小到千欧级别甚至更低，以此来实现存储目的。正式基于他们这样的特性，他们在OTP存储器设计领域占据着重要的位置。2005年的美国专利US6927997中就提出了一种现在被广泛应用的三管antifuse存储器，其架构如图2所示。

但是，无论是熔丝还是反熔丝构成的OTP存储器，都是基于电介质的击穿特性，不可避免地会带来一定的稳定性问题。同时，有的熔丝和反熔丝存储器需要特殊的材料来构成熔丝和反熔丝，其存储单元需要高压选通管，存储单元面积也比较大。编程所需的高电压也为外围电路的设计和优化提出了挑战。

2006年，在专利US6678190中，eMemory公司正式提出了一种串联PMOS型OTP器件。图3就是其架构示意图。其工作原理是通过对浮栅电荷的注入，改变存储管的阈值电压进而改变其开启关断状态。2008年，Chingis公司在专利US7078761B2中提出了一种相类似的PMOS串联型OTP存储结构。National也提出的一种晶体管串联型的逻辑非易OTP存储器单元，它由一个PMOS管和一个NMOS管组成，PMOS管处于N阱中而且它的栅极悬空用来作为浮栅。2008年，Ying-Je Chen等人在文献“A Novel2-Bit/Cell p-Channel Logic Programmable Cell With Pure90-nm CMOS Technology”(IEEE ELECTRON DEVICE LETTERS，AUGUST2008，VOL.29，NO.8，pp：938-940)中发布了一种采用SAN(Self-Aligned Nitride)结构的串联晶体管型的OTP存储器。它的两个栅中间采用低压化学汽相淀积生成一个自对准的氮化物存储节点，用作存储电荷，编程就是利用能带间的高能电子注入该节点从而实现存储。

串联晶体管型OTP器件可以与逻辑工艺完全兼容，应用广泛。但是该类器件的编程效率较低，即该器件编程前后可区分的电流范围很小。为了灵敏且迅速的读出数据，现在通常都采用差分放大电路来最为读取电路。电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。

有鉴于此，有必要提出一种改进的OTP存储单元结构来优化这些问题。

发明内容