[发明专利]栅极的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种栅极的形成方法。

背景技术

目前55nm技术中为了减小栅极厚度采用了栅极预注入技术，预注入技术常用于N型器件区域。因此会造成N型与P型区域表面特性差异加大。为了减少该种差异对工艺的影响，通常采用对该种表面特性差异不敏感的PEOX（Plasma Enhanced Oxide，电浆增强型二氧化硅）作为栅极刻蚀的硬掩膜层。但由于PEOX相对致密，生长环境的真空度较高，在生长的过程中容易出现预注入离子析出现象，在后续刻蚀形成栅极时会造成损伤。

具体的，请参考图1a～1c，现有技术栅极的形成方法包括步骤：提供半导体衬底10，所述半导体衬底10中设有浅沟槽隔离11，在所述半导体衬底10上依次形成栅氧化层21、多晶硅层22；对所述多晶硅层22进行预注入，注入离子30；接着，在所述多晶硅层22表面形成硬掩膜层40；接着，刻蚀所述硬掩膜层40、多晶硅层22以及栅氧化层21形成栅极。

然而，由于现有技术中所述硬掩膜层40材质为PEOX，正如上文所说，所述硬掩膜层40在其生长过程中会使离子30在所述硬掩膜层40与所述多晶硅层22的交界处形成团聚空洞31，如图1b所示，这些团聚空洞31会造成刻蚀率的不同，从而经过刻蚀后会逐级传递到半导体衬底10的表面，造成半导体衬底10存在损伤41，如图1c所示。

因此，如何解决离子团聚空洞，避免刻蚀对半导体衬底形成的损伤成为本领域技术人员亟需解决的技术问题。

发明内容

本发明的目的在于提供一种栅极的形成方法能够避免离子形成团聚空洞，

为了实现上述目的，本发明提出一种栅极的形成方法，包括步骤：

提供半导体衬底；

在半导体衬底上依次形成栅介质层、多晶硅层；

对所述多晶硅层进行预注入；

在所述多晶硅层表面依次形成第一掩膜层及第二掩膜层，所述第一掩膜层比第二掩膜层致密；

依次刻蚀所述第二掩膜层、第一掩膜层、多晶硅层以及栅介质层形成栅极。

进一步的，所述第二掩膜层材质为低温氧化物。

进一步的，所述第二掩膜层由四乙氧基硅烷和臭氧反应形成。

进一步的，所述第二掩膜层采用负压化学气相沉淀工艺形成。

进一步的，所述第二掩膜层的形成温度范围是150℃～250℃，压力范围是30torr～50torr。

进一步的，所述第二掩膜层的厚度范围为250埃～350埃。

进一步的，所述第一掩膜层材质为电浆增强型二氧化硅。

进一步的，所述第一掩膜层由硅烷与一氧化二氮反应形成。

进一步的，所述第一掩膜层采用等离子体加强的化学气相沉淀工艺形成。

进一步的，所述第一掩膜层的形成温度范围是350℃～450℃，压力范围是5torr～15torr。

进一步的，所述第一掩膜层的厚度范围为50埃～150埃。

进一步的，所述半导体衬底设有浅沟槽隔离。

与现有技术相比，本发明的有益效果主要体现在：在对多晶硅层进行预注入之后，先形成较薄且较为致密的第一掩膜层，再形成较为疏松的第二掩膜层，接着再进行刻蚀，由于预注入之后，残留在多晶硅层表面的离子会渗透出第一掩膜层与第二掩膜层的表面，避免离子在多晶硅层和第一掩膜层的交界处形成团聚空洞，从而能够使后续刻蚀正常进行，避免对半导体衬底造成损伤。

附图说明

图1a至图1c为现有技术中栅极的形成方法的结构示意图；

图2为本发明一实施例中栅极的形成方法的流程图；

图3a至图3c为本发明一实施例中栅极的形成方法的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的栅极的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，在本实施例栅极的形成方法中，包括：

执行步骤S100：提供半导体衬底100；所述半导体衬底100中设有浅沟槽隔离110，如图3a所示；

执行步骤S200：在半导体衬底100上依次形成栅介质层210、多晶硅层220；其中，所述栅介质层210可以为栅氧化层，如图3a所示；