[发明专利]一种功率半导体芯片栅电阻

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种功率半导体芯片栅电阻。

背景技术

在很多电力电子器件的应用领域，常常将许多功率半导体芯片（如IGBT、MOSFET等）并联在一起来实现目标功率等级。为了控制功率半导体芯片的开关速度以改善芯片之间的均流特性，提出了一种在芯片内部串联一个栅电阻的方法，这种方法将功率半导体芯片的栅极区设置为中心栅极和栅极条两部分，并将栅电阻串联在两者之间。由于电阻阻值的误差一般较大，对于不同芯片间的相同的中心栅极信号，在栅极条上的信号则差异很大，容易导致芯片间的开关速度不均匀及不均流。甚至当串联的电阻发生损坏时，栅极条上不再有栅极信号，严重影响芯片的正常工作，甚至导致整个芯片损坏。

发明内容

有鉴于此，本发明提供了一种功率半导体芯片栅电阻，该栅电阻结构能够提高功率芯片的均流性能，同时降低单个电阻损坏整个芯片就损坏的风险。

为了解决上述技术问题，本发明提供了一种功率半导体芯片栅电阻，所述栅电阻位于芯片的栅电阻区内，所述栅电阻区位于主栅极区和栅极圈之间，所述主栅极区和所述栅极圈位于芯片元胞区内，且所述栅极圈包围所述主栅极区，所述栅电阻至少包括两个分电阻，每个所述分电阻的一端连接所述主栅极区，另一端连接所述栅极圈。

进一步地，所述分电阻均匀分布在所述栅电阻区内。

进一步地，所述分电阻为长条状结构。

进一步地，所述分电阻长边方向的两端头分别连接所述主栅极区和所述栅极圈，所述分电阻的宽边的宽度在沿所述主栅极区向所述栅极圈延伸的方向上恒定。

进一步地，所述分电阻长边方向的两端头分别连接所述主栅极区和所述栅极圈，所述分电阻的宽边的宽度在沿所述主栅极区向所述栅极圈延伸的方向上逐渐增大。

进一步地，所述分电阻的形状为圆形或多边形，所述分电阻的一端通过第一金属连线与所述主栅极区连接，另一端通过第二金属连线与所述栅极圈连接。

进一步地，所述分电阻呈非闭合环状结构，所述分电阻的内侧通过第一金属连线与所述主栅极区连接，所述分电阻的外侧通过第二金属连线与所述栅极圈连接，其中，所述第一金属连线和所述第二金属连线相间分布。

进一步地，每个所述分电阻至少包括并联的第一子电阻和第二子电阻。

进一步地，所述第一子电阻和所述第二子电阻呈层间重叠分布。

本发明还提供了另一种功率半导体芯片栅电阻，所述栅电阻位于芯片的栅电阻区内，所述栅电阻区位于主栅极区和栅极圈之间，所述主栅极区和所述栅极圈位于芯片元胞区内，且所述栅极圈包围所述主栅极区，所述栅电阻包括呈非闭合环状结构的至少一个第一电阻段和至少一个第二电阻段，且所述第一电阻段和所述第二电阻段呈层间互补分布，所述第一电阻段的的内侧通过若干条第一金属连线与所述主栅极区连接，所述第二电阻段的外侧通过若干条第二金属连线与所述栅极圈连接。

本发明还提供了又一种功率半导体芯片栅电阻，所述栅电阻位于芯片的栅电阻区内，所述栅电阻区位于主栅极区和栅极圈之间，所述主栅极区和所述栅极圈位于芯片元胞区内，且所述栅极圈包围所述主栅极区，所述栅电阻包括一个包围所述主栅极区的呈闭合环状结构的第一电阻，所述第一电阻的内侧通过若干条第一金属连线与所述主栅极区连接，所述第一电阻的外侧通过若干条第二金属连线与所述栅极圈连接。

进一步地，所述第一金属连线和所述第二金属连线相间分布。

进一步地，所述栅电阻还包括至少一个位于所述第一分电阻的内侧或外侧的呈闭合环状结构的第二电阻，位于最靠近所述主栅极区的分电阻的内侧通过若干条第一金属连线与所述主栅极区连接，位于最靠近所述栅极圈的分电阻的外侧通过若干条第二金属连线与所述栅极圈连接，相邻的所述分电阻之间通过若干条第三金属连线连接。

进一步地，所述第一金属连线、所述第二金属连线和所述第三金属连线均匀相间分布。