[发明专利]一种冗余结构静态随机存储单元

说明书

技术领域

本发明属于存储器技术领域，具体涉及一种冗余结构静态随机存储单元

背景技术

SRAM（Static Random Access Memory），即静态随机存取存储器，SRAM作为半导体存储器大家族的主要成员，是世界上应用最广泛的存储器，它是数字处理、信息处理、自动控制设备中不可缺少的部件。

在深亚微米工艺条件下,芯片内部可变性日益增加,电源电压VDD日渐降低,使得SRAM存储单元稳定性受到一定影响,并且随着器件尺寸等比例缩小,芯片集成度升高,封装密度上升,这一系列的变化都会导致一些意想不到的问题,使得半导体存储器件的可靠性变差。高能带电粒子入射SRAM单元敏感节点引起的软错误(Soft Error)问题正日益受到关注。随着工艺节点地逐渐降低，存储单元功耗成为静态随机存储器设计的极大挑战。系统级集成电路设计迫切需要高可靠性低功耗SRAM存储单元。

随着空间技术的快速发展，越来越多的SRAM器件被应用到各类航天器和卫星的控制系统中。在空间辐射环境中，高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏感区时会引发单粒子效应（Single Event Effect，SEE）。高能带电粒子射入半导体器件，通过与半导体材料相互作用，很快地损失掉能量。带电粒子所损失的能量，是电子从价带跳到导带。于是在导带中有了电子，在价带中留下空穴，形成电子空穴对，引入非平衡载流子。有电场时，电子空穴对在电场的作用下向相反的方向运动，被不同的电极收集，形成瞬态电流。瞬态电流会使节点电势变化，引起器件逻辑状态翻转。通常认为，截止管漏区反偏PN结的空间电荷区构成器件的灵敏区，其电场足以使电子空穴对分离，并被电极收集。这种由于粒子轰击时产生的单粒子效应而改变存储单元的逻辑状态的现象，称为单粒子翻转（Single Event Upset，SEU），是各种航天器面临的最主要的可靠性问题之一。

如图1所示，传统6T-SRAM存储单元，假设其在保持模式下存储状态为‘1’，即Q=1，Qn=0，N1、P2管截止，N2、P1管导通。那么，N1、P2管漏区反偏PN结的空间电荷区就是器件单粒子翻转的灵敏区。假设此时，有一高能粒子轰击N1管的漏区，对于N1管，带电粒子引起的瞬态电流，使漏极电位降低。当漏极电位有高电平降到低电平，但P1管仍然导通时，存储单元的状态是不稳定的。一方面，电源VDDI通过P1管对节点Q充电，使其电位上升，恢复到初始状态；另一方面，Q点电位降低，耦合到N2、P2管的栅极，使N2管截止、P2导通，节点Qn的电位升高，进一步反馈到N1、P1管的栅极，使N1管导通、P1管截止。这样的一个反馈过程（类似静态随机存储器存储单元的写入过程）使存储单元的状态彻底由“1”变为“0”，发生单粒子翻转，对SEU的加固在长期以来都是研究的热点。

12管的DICE（Dual Interlocked storage Cell）存储单元如Fig2所示，为常见的电路设计SEU加固技术，由于其结构对称，使用晶体管数较少，受到了最为广泛的关注。假设在保持模式下，初始状态X0、X1、X2、X3分别为0、1、0、1。当粒子轰击N1时，X1将被拉低为0，而X2点也将通过P2被上拉到1，N0、P3管截止，P0、N3管也会保持截止状态不变，因此X0、X3点保持为0、1，这两个节点的值会反馈给被轰击节点，给被轰击节点补充电流，当粒子轰击电离产生的电荷被收集完成后，X1、X2会重新恢复到1、0，从而抑制翻转。然而在读模式下，DICE单元的内部的2对节点将通过读写管连通，破坏DICE单元的自恢复机制，从而导致单元的持久翻转，使得基于DICE单元的加固SRAM芯片重离子环境下工作情况不容乐观。

为了克服上述现有技术的缺陷以及应对科技快速发展的需求，本发明旨在提供一种冗余结构静态随机存储单元。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的一个目的在于提出一种低功耗、高稳定性的冗余结构静态随机存储单元。