[发明专利]测试结构序列号的设计方法及测试结构序列号

说明书

技术领域

本发明涉及半导体制造领域，特别涉及在测试过程中的一种测试结构序列号的设计方法及测试结构序列号。

背景技术

近年来，随着半导体工艺的不断进步，器件尺寸越来越小，因此，设计规则就变得愈发复杂。

对于测试结构而言，其通常包括用于标记该测试结构的序列号及测试结构本身，目前，在集成电路测试芯片或测试结构中，对于测试结构序列号，较为常见的是利用不同的多边形布置出所需要的测试结构序列号，例如可以采用多个多边形组合成阿拉伯数字，字母的本体形状等，具体的，其为采用多边形叠加成序列号本身的笔画，例如对于字母“L”，是构成一个“丨”和一个“—”，通常可以形成在各个层（例如有源区层、多晶硅层、金属层等）中。

然而，随着器件尺寸的缩小，这种方法形成的图案（即序列号的形状）往往不能够符合设计的需要，也就是违背设计规则，例如由于尺寸的缩小，导致测试区域面积减少，那么有可能会导致构成序列号的多边形形成在图像区，甚至会导致放弃报警信号，这对于待测器件（device under test，DUT）的性能将会产生很大的影响。

因此，如何在更小的尺寸下，避免现有方法可能对待测器件产生的影响，是一个待解决的问题。

发明内容

本发明的目的在于提供一种测试结构序列号的设计方法及测试结构序列号，以解决现有技术中的方法容易违反规则的问题。

为解决上述技术问题，本发明提供一种测试结构序列号的设计方法，所述测试结构序列号设置于测试区域，包括：

选择多个辅助图形，所述辅助图形符合设计规则；

利用所述辅助图形或者辅助图形排列的间隙形成所述测试结构序列号。

可选的，对于所述的测试结构序列号的设计方法，所述多个辅助图形至少包括一种形状的多边形。

可选的，对于所述的测试结构序列号的设计方法，所述同一层结构上的多个辅助图形排列形成所述测试结构序列号。

可选的，对于所述的测试结构序列号的设计方法，在有源区层、多晶硅层及金属层中形成所述测试结构序列号。

可选的，对于所述的测试结构序列号的设计方法，所述金属层至少包括一层。

可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号至少包括阿拉伯数字或英文字母。

可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号紧靠所述测试结构的一端。

可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号为单向排列。

本发明提供一种测试结构序列号，所述测试结构序列号设置于测试区域，所述测试结构序列号由多个已知符合设计规则的辅助图形或者辅助图形排列的间隙形成。

与现有技术相比，在本发明提供的测试结构序列号的设计方法及测试结构序列号中，所述测试结构序列号是由多个已知符合设计规则的辅助图形（dummy pattern）或者辅助图形排列的间隙形成，就能够避免使用多个多边形进行叠加组合时形成的图案不合规则的问题，从而降低甚至避免了对待测器件的影响。

附图说明

图1为本发明实施例的测试结构序列号的设计方法的流程图；

图2为本发明一实施例的形成的测试结构序列号的结构示意图；

图3为本发明另一实施例的形成的测试结构序列号的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提供的测试结构序列号的设计方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。

首先请参考图1，本发明提供一种测试结构序列号的设计方法，包括：

步骤1：在测试区域选择多个辅助图形（dummy pattern），所述辅助图形符合设计规则；

步骤2：利用所述辅助图形或者辅助图形排列的间隙形成所述测试结构序列号。

具体的，请结合图2所示的实施例，例如对于一个序列号为“02”的测试结构，首先在规定的区域，例如可以是PIE（Process Integration Engineer）专用的测试区域，选取或者填充辅助图形1，使其按照一定的顺序排列，排列后其间隙形成空白区域2，由空白区域2显示出所要表达的序列号。