[发明专利]芯片封装、芯片布置、电路板以及用于制造芯片封装的方法

说明书

技术领域

各种实施例一般地涉及芯片封装、芯片布置、电路板以及用于制造芯片封装的方法。

背景技术

到目前为止，嵌入式功率半导体仅仅作为表面安装器件外壳封装而存在。这些封装具有相对高的空间需求，例如当放置在诸如印刷电路板的电路板上时。此外，具有垂直电流的半导体（例如在器件的背面与正面之间传导电流的功率半导体）可以要求外壳内的芯片的背面电位从背面改向至正面，即至半导体和/或半导体封装的相对侧。例如，可以使器件的背面电接点改向至器件的正面，其中，可以与另一正面接点相邻和/或临近地放置改向的正面接点。在高压部件的情况下，例如功率半导体，可能在接点之间要求更多空间以保持接点之间的爬电距离。

发明内容

各种实施例提供了一种芯片封装，包括：芯片载体；芯片，设置在芯片载体顶侧上并被电连接到芯片载体顶侧；电绝缘材料，设置在芯片上并至少部分地围绕芯片；一个或多个导电接触区，在电绝缘材料上形成并与芯片进行电连接；另一电绝缘材料，设置在芯片载体底侧上；其中，芯片载体底侧上的导电接触区从所述另一电绝缘材料释放。

附图说明

在附图中，参考标号一般遍及不同的视图指示相同的部分。附图不一定按比例，而是一般地着重于图示本发明的原理。在以下描述中，参考以下各图来描述发明的各种实施例，在所述附图中：

图1A至1E示出了根据实施例的用于制造芯片封装的方法；

图1E示出了根据实施例的芯片封装；

图2示出了根据实施例的芯片封装；

图3A示出了根据实施例的芯片布置；

图3B示出了根据各种实施例的芯片布置；

图4示出了芯片封装的侧视图和顶视图；

图5示出了根据实施例的用于制造芯片封装的方法；

图6示出了根据实施例的用于制造芯片封装的方法。

具体实施方式

以下详细描述参考以图示的方式示出特定细节和其中可以实施本发明的实施例的附图。

词语“示例性”在本文中用来意指“充当示例、实例或图示”。不一定要将在本文中被描述为“示例性”的任何实施例或设计理解为相对于其他实施例或设计是优选的或有利的。

相对于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文中可以用来意指可以直接在暗指的侧面或表面上形成沉积材料，例如与之直接接触。相对于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”可以用来意指可以间接地在暗指的侧面或表面上形成沉积材料，在暗指的侧面或表面与沉积材料之间布置有一个或多个附加层。

各种实施例提供了可以根据通孔布置来布置的嵌入式功率半导体器件外壳，其中，可以至少部分地和/或完全地通过电路板来堆叠芯片封装外壳。

图1A至1E示出了根据实施例的用于制造芯片封装的方法100。方法100可以包括：

在芯片载体顶侧106上设置芯片104并将芯片104电连接到芯片载体顶侧106（在110中）；

在芯片104上设置电绝缘材料108，其中，电绝缘材料108至少部分地围绕芯片104（在120中）；

在电绝缘材料108上形成一个或多个导电接触区112，其中，一个或多个导电接触区112与芯片104相连（在130中）；

在芯片载体底侧116上设置另一电绝缘材料114（在140中）；以及

将芯片载体底侧116上的导电接触区118从另一电绝缘材料114释放（在150中）。

芯片104可以包括半导体芯片，例如半导体管芯。半导体芯片可以包括在晶片衬底中形成的一个或多个电子部件，例如电子电路。晶片衬底可以包括各种材料，例如半导体材料。晶片衬底可以包括来自以下组材料的至少一个，该组材料由以下各项组成：硅、锗、III至V族材料、聚合物。根据实施例，晶片衬底可以包括掺杂或未掺杂硅。根据另一实施例，晶片衬底可以包括绝缘体上硅SOI晶片。根据实施例，晶片衬底可以包括半导体化合物材料，例如砷化镓（GaAs）、磷化铟（InP）。根据实施例，晶片衬底可以包括四元半导体化合物材料，例如砷化铟镓（InGaAs）。

可以将芯片104配置为功率半导体芯片。芯片104可以包括功率半导体器件，其中，该功率半导体器件可以能够载送从约5V至约1200V、例如约200V至约800V、例如约400V至约600V范围内的电压。根据实施例，可以将芯片104配置成载送从约5V至约1200V范围内的电压。