[发明专利]能隙电压参考电路

权利要求书

1.一种能隙电压参考电路，其特征在于，包括：

一工作电压；

一电流镜，耦接所述工作电压；

一第一PMOS晶体管，耦接所述工作电压与所述电流镜；以及

一放大器，耦接所述电流镜与所述第一PMOS晶体管，

其中当所述能隙电压参考电路被启动时，所述工作电压开始供应电压使得所述第一PMOS晶体管先被导通，而当所述工作电压大于一预设电压位准时，所述第一PMOS晶体管被关闭，以完成一启动程序。

2.根据权利要求1所述的能隙电压参考电路，其特征在于，所述第一PMOS晶体管被导通之后，所述电流镜的多个晶体管也被导通。

3.根据权利要求1所述的能隙电压参考电路，其特征在于，所述第一PMOS晶体管被关闭后，所述电流镜的多个晶体管仍维持导通。

4.根据权利要求1所述的能隙电压参考电路，其特征在于，所述电流镜包括：

一第二PMOS晶体管，所述第二PMOS晶体管的栅极耦接所述第一PMOS晶体管的源极，所述第二PMOS晶体管的源极耦接所述工作电压与所述第一PMOS晶体管的栅极；以及

一第三PMOS晶体管，所述第三PMOS晶体管的栅极耦接所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的源极，所述第三PMOS晶体管的漏极耦接所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的源极耦接所述工作电压与所述第一PMOS晶体管的栅极。

5.根据权利要求4所述的能隙电压参考电路，其特征在于，在所述第一PMOS晶体管被导通之后，随着所述工作电压的数值增加，所述第二PMOS晶体管也被导通。

6.根据权利要求4所述的能隙电压参考电路，其特征在于，随着所述工作电压的数值增加而使所述第一PMOS晶体管被关闭时，并且所述第二PMOS晶体管处在导通状态。

7.根据权利要求4所述的能隙电压参考电路，其特征在于，还包括：

一第四PMOS晶体管，所述第四PMOS晶体管的栅极耦接所述工作电压，所述第四PMOS晶体管的源极耦接所述第二PMOS晶体管的栅极、所述第三PMOS晶体管的栅极和所述放大器的输出端，所述第四PMOS晶体管的漏极耦接所述第三PMOS晶体管的漏极。

8.根据权利要求7所述的能隙电压参考电路，其特征在于，当所述工作电压开始供应电压，所述第四PMOS晶体管相较于所述第三PMOS晶体管先被导通。

9.根据权利要求7所述的能隙电压参考电路，其特征在于，当所述工作电压的数值高于所述放大器输出端为所述预设电压位准时，所述第四PMOS晶体管被关闭。

10.根据权利要求4所述的能隙电压参考电路，其特征在于，所述能隙电压参考电路在稳态时，于所述第三PMOS晶体管的漏极提供一能隙参考电压。

11.根据权利要求4所述的能隙电压参考电路，其特征在于，还包括：

一第一电阻，所述第一电阻的第一端耦接所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的漏极；以及

一第二电阻，所述第二电阻的第一端耦接所述第三PMOS晶体管的漏极。

12.根据权利要求11所述的能隙电压参考电路，其特征在于，还包括：

一第一PNP型双载子晶体管，所述第一PNP型双载子晶体管的射极耦接所述第一电阻的第二端，所述第一PNP型双载子晶体管的集极和基极耦接一接地端；

一第三电阻，所述第三电阻第一端耦接所述第二电阻的第二端；以及

一第二PNP型双载子晶体管，所述第二PNP型双载子晶体管的射极耦接所述第三电阻的第二端，所述第二PNP型双载子晶体管的集极和基极耦接所述接地端。

13.根据权利要求1所述的能隙电压参考电路，其特征在于，所述预设电压位准为所述第一PMOS晶体管处在截止状态的临界电压。