[发明专利]能隙电压参考电路

说明书

技术领域

本发明是有关于一种集成电路设计，且特别是有关于一种能隙电压参考电路。

背景技术

图1为现有技术的能隙参考电压的电路架构示意图。能隙电压参考电路10用以产生能隙参考电压Vbg。但是此能隙电压参考电路10需要搭配位准检测器(level detector)20和起动路径电路(start-up path circuit)30等才能运作。这是因为能隙电压参考电路10中的放大器12需特定的偏压(bias voltage)来完成启动程序(activation process)。一般而言，偏压电路包含位准检测器20和起动路径电路30。随着应用需求，有时还需要其他的电路才能达到偏压，进而完成启动程序。倘若偏压电路中的特定电路路径不正常则将无法使能隙电压参考电路10完成启动程序。例如，若起动路径电路30中的开关TG设计不良，常会导致启动程序不完全。

此外，现有技术能隙电压参考电路10由于需要额外的偏压电路，因此会额外地消耗更多功率且会增加整体的电路面积。又由于偏压电路的电路复杂，在生产量化时还会衍生不良率的问题。

发明内容

有鉴于此，本发明提出一种能隙电压参考电路，无需特殊的偏压电路来完成启动程序，并能克服先前技术无法启动的问题。

本发明提出一种能隙电压参考电路，包括：工作电压、电流镜、第一PMOS晶体管以及放大器。电流镜耦接工作电压。第一PMOS晶体管耦接工作电压与该电流镜。放大器耦接电流镜与第一PMOS晶体管。当能隙电压参考电路被启动时，工作电压开始供应电压使得第一PMOS晶体管先被导通，而当工作电压大于预设电压位准时，第一PMOS晶体管被关闭，以完成一启动程序。

在本发明的一实施例中，第一PMOS晶体管被导通之后，电流镜的多个晶体管也被导通。

在本发明的一实施例中，第一PMOS晶体管被关闭后，电流镜的多个晶体管仍维持导通。

在本发明的一实施例中，电流镜包括第二PMOS晶体管以及第三PMOS晶体管。第二PMOS晶体管的栅极耦接第一PMOS晶体管的源极。第二PMOS晶体管的源极耦接工作电压与第一PMOS晶体管的栅极。第三PMOS晶体管的栅极耦接该第二PMOS晶体管的栅极与第一PMOS晶体管的源极。第三PMOS晶体管的漏极耦接第一PMOS晶体管的漏极。第三PMOS晶体管的源极耦接工作电压与第一PMOS晶体管的栅极。

在本发明的一实施例中，在第一PMOS晶体管被导通之后，随着工作电压的数值增加，第二PMOS晶体管也被导通。

在本发明的一实施例中，随着工作电压的数值增加而使第一PMOS晶体管被关闭时，并且第二PMOS晶体管处在导通状态。

在本发明的一实施例中，能隙电压参考电路还包括第四PMOS晶体管。第四PMOS晶体管的栅极耦接工作电压。第四PMOS晶体管的源极耦接第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和放大器的输出端。第四PMOS晶体管的漏极耦接第三PMOS晶体管的漏极。

在本发明的一实施例中，当工作电压开始供应电压，第四PMOS晶体管相较于第三PMOS晶体管先被导通。

在本发明的一实施例中，当工作电压的数值高于放大器输出端为预设电压位准时，第四PMOS晶体管被关闭。

在本发明的一实施例中，能隙电压参考电路在稳态时，于第三PMOS晶体管的漏极提供能隙参考电压。

在本发明的一实施例中，能隙电压参考电路还包括第一电阻以及第二电阻。第一电阻的第一端耦接第一PMOS晶体管的漏极与第二PMOS晶体管的漏极。第二电阻的第一端耦接第三PMOS晶体管的漏极。

在本发明的一实施例中，能隙电压参考电路还包括第一PNP型双载子晶体管、第三电阻、第二PNP型双载子晶体管。第一PNP型双载子晶体管的射极耦接第一电阻的第二端。第一PNP型双载子晶体管的集极和基极耦接接地端。第三电阻的第一端耦接第二电阻的第二端。第二PNP型双载子晶体管的射极耦接第三电阻的第二端。第二PNP型双载子晶体管的集极和基极耦接接地端。

在本发明的一实施例中，预设电压位准为第一PMOS晶体管处在截止状态的临界电压。

基于上述，本发明的能隙电压参考电路在进行启动程序时，利用PMOS晶体管的元件特性而无需额外的偏压电路，并可以避免现有技术偏压电路的功率消耗，且可减少电路面积。另一方面，相较于传统方式，所使用的电路构造较为简单，因此对于电路制程调整参数设定较为容易，从而可以改善生产良率。此外，所使用的电路面积会比较小，因此还可以降低制造成本。