[发明专利]用于块体FinFET技术的漏极延伸MOS器件

权利要求书

1.一种被布置在半导体衬底上的半导体器件，包括：

浅沟槽隔离（STI）区，被布置在半导体衬底之上；

半导体鳍，被布置在STI区内，所述半导体鳍在源极区和漏极区之间延伸并且包括由STI区的表面所定义的第一部分和第二部分；

栅极电极，横越在半导体鳍之上以在栅极电极之下在半导体鳍中定义沟道区；

第一穿通阻断区，被布置在源极区之下且在半导体鳍的第二部分中在沟道区之下延伸；以及

漏极延伸区，被布置在半导体鳍的第二部分中在栅极电极和漏极区之间。

2.如权利要求1所述的器件，其中，所述第一穿通阻断区和漏极延伸区在栅极电极之下在结区处相接。

3.如权利要求1所述的器件，进一步包括：

本征或轻掺杂半导体区，被布置在源极和漏极区之间在半导体鳍的第一部分中。

4.如权利要求3所述的器件，其中，所述本征或轻掺杂半导体区具有第一端和第二端，其中所述第一端终止于栅极电极之下且所述第二端连接到漏极区。

5.如权利要求3所述的器件，其中，所述本征或轻掺杂硅区具有第一端和第二端，其中所述第一端终止于栅极电极之下且所述第二端终止于漏极延伸区之上，以便与漏极区间隔开。

6.如权利要求5所述的器件，其中，所述第二端和所述栅极电极之间的距离大于栅极电极之下的沟道区的长度。

7.如权利要求3所述的器件，进一步包括：栅极氧化物，其分离所述栅极电极和所述本征或轻掺杂区。

8.如权利要求3所述的器件，进一步包括：

虚拟栅极，形成在漏极延伸区和本征或轻掺杂硅区二者之上，所述虚拟栅极被布置在栅极电极和漏极区之间。

9.如权利要求8所述的器件，进一步包括：

虚拟栅极和栅极电极之间的隔离区，其中所述隔离区被布置为将所述本征或轻掺杂区分为在栅极电极之下的第一部分和在虚拟栅极之下的第二部分。

10.如权利要求1所述的器件，其中，使用第二穿通阻断注入来在半导体衬底上与低电压晶体管中的第二穿通阻断区同时形成所述器件的漏极延伸区。

11.如权利要求1所述的器件，其中，源极区、漏极区、和漏极延伸区具有第一导电类型；且其中所述第一穿通阻断区具有与第一导电类型相反的第二导电类型。

12.如权利要求1所述的器件，其中，源极区、漏极区、和漏极延伸区是n型的；且其中所述第一穿通阻断区是p型的。

13.如权利要求1所述的器件，其中，源极区、漏极区、和漏极延伸区是p型的；且其中所述第一穿通阻断区是n型的。

14.如权利要求13所述的器件，进一步包括：n型隔离区，其分离漏极延伸区与衬底。

15.如权利要求1所述的器件，进一步包括：

侧向鳍，横断所述半导体鳍且耦合到体接触。

16.如权利要求15所述的器件，进一步包括在所述侧向鳍的至少部分之下的第二穿通阻断区。

17.如权利要求16所述的器件，其中，所述第二穿通阻断区具有与第一穿通阻断区相同的导电类型。

18.如权利要求1所述的器件，其中，所述第一区域是所述半导体鳍的上区域，且所述第二区域是所述半导体鳍的下区域。

19.一种被布置在半导体衬底上的电路，包括：

半导体鳍，被布置在半导体衬底之上且在源极区和漏极区之间侧向延伸；

浅沟槽隔离（STI）区，侧向包围所述半导体鳍的下部，其中所述半导体鳍的上部保留在STI区的上表面之上；

栅极电极，横越在所述半导体鳍之上以在栅极电极之下在半导体鳍中定义沟道区；

本征或轻掺杂半导体区，在栅极电极和漏极区之间在所述半导体鳍的上部中；

穿通阻断区，在源极区和沟道区之间在所述半导体鳍的下部中；以及

漏极延伸区，在沟道区和漏极区之间在所述半导体鳍的下部中。