[发明专利]用于块体FinFET技术的漏极延伸MOS器件

说明书

背景技术

传统的平面互补金属氧化物半导体（CMOS）晶体管具有四个部分：源极、漏极、布置在源极和漏极之间的沟道、和布置在沟道之上以控制沟道的栅极。在平面CMOS晶体管中，通过向平面半导体衬底中注入离子而形成源极、漏极、和沟道，并且然后在半导体衬底的表面之上形成栅极，以便覆盖沟道。工程师在连续的几代技术中不断设法缩小此类晶体管的尺寸以将更多晶体管“封装”到给定的单元区域内，这为消费者提供了表现出改进的功能性的器件。

在这种缩小CMOS晶体管的尺寸的持续的努力中最近的进步之一是出现了鳍式（fin）场效应晶体管（FinFET）。与其中源极、漏极、和沟道形成在平面衬底中的平面CMOS晶体管不同；在FinFET中，源极、漏极和沟道区形成在从半导体衬底向上延伸的半导体材料的薄片中（即，“鳍”）。于是，在鳍中在沟道区之上形成了栅极。在操作期间，栅极被打开以使沟道进入允许电子或空穴容易从源极进入漏极的高度导电状态。反过来，当栅极关闭时，认为在沟道区中的这种导电路径消失。尽管这种基本功能性被良好建立，但是不幸的是，对于高电压和输入/输出电路操作难以高效地制造可靠地经受大电压的FinFET。因此本公开提供了针对高电压FinFET的改进技术。

附图说明

图1示出了根据本公开的一个方面的FinFET的透视图。

图2A示出了图1的FinFET的顶视图。

图2B示出了在纵向方向上图2A的FinFET的横截面视图。

图2C示出了沿第一横切所取的图2A的FinFET的横截面视图。

图2D示出了沿第二横切所取的图2A的FinFET的横截面视图。

图3A-3B示出了在只使用第一穿通阻断区（punch-through blocking region）的情况下的FinFET的顶视图和侧视图。

图4示出了在沟道区和漏极之间在穿通阻断区之下存在隔离区的FinFET的横截面视图。

图5示出了在鳍的本征硅区和漏极区之间存在间隙的FinFET的横截面视图。

图6示出了使用虚拟栅极（dummy gate）的FinFET的横截面视图。

图7A和图7B分别示出了具有横断FinFET的纵向鳍以建立体接触（body contact）的侧向（lateral）鳍的FinFET的顶视图和横截面视图。

图8-17示出了共同描述根据本公开的一个方面的制造方法的一系列横截面视图。

具体实施方式

本公开将参考附图进行描述，其中相同附图标记由始至终用于指代相同元件，并且其中图示的结构和器件不必按尺度绘制。此外，在一定程度上一些图示的方面可以参考鳍式场效应晶体管（FinFET）进行描述，应意识到术语FinFET包括但不限于：三栅极晶体管、omega晶体管、多栅极晶体管（MUGFET）等，所有这些晶体管都被预期为落在本公开的范围之内。

然而，传统技术与如何高效地制造可靠地经受大电压的FinFET作斗争，本公开涉及针对漏极延伸高电压FinFET的改进技术。特别地，本公开的一些方面在高电压FinFET的栅极电极和漏极区之间在半导体鳍的下部中形成漏极延伸区。为了这种高电压（例如，漏极延伸）FinFET的流水线制造并且为了保证其与低电压FinFET良好集成，能够通过使用用于同时形成低电压FinFET的穿通注入来形成漏极延伸区。因而这种穿通注入形成了用于低电压FinFET的穿通阻断区。因此，本公开重用现有的注入（例如，穿通注入）用于改善制造效率的新配置。

图1示出了根据一些方面的FinFET 100。FinFET 100包括从半导体衬底104向上延伸的半导体鳍102。鳍102在源极区106和漏极区108之间侧向延伸。浅沟槽隔离（STI）区110侧向包围半导体鳍102。导电栅极电极112横越在半导体鳍102之上以在导电栅极电极112之下在半导体鳍中定义沟道区114。栅极电介质116分离导电栅极电极112与沟道区114。穿通阻断区118被布置在源极区106和沟道区114之间在半导体鳍102中。漏极延伸区120被布置在沟道区114和漏极区108之间在半导体鳍102中。如下文更加详细意识到的，穿通阻断区118有助于限制穿通且对应地限制漏电流，而漏极延伸区120有助于消耗其块体（bulk）上的大电压并且对应地保护FinFET免受高电压脉冲。公开的FinFET技术以这种方式提供了有限的功率消耗（例如，归因于穿通阻断区118）和可靠的高电压操作（例如，归因于漏极延伸区）之间的良好平衡。