[发明专利]对存储装置进行编程的方法

说明书

本申请是申请日为2008年6月19日、申请号为200810125996.3、发明名称为“对存储装置进行编程的方法”的发明专利申请的分案申请。

本申请要求于2007年6月19日提交到韩国知识产权局的第10-2007-0060052号韩国专利申请和2008年5月16日提交到韩国知识产权局的第10-2008-0045520号韩国专利申请的优先权，该申请的公开通过引用全部包含于此。

技术领域

示例性实施例涉及一种对闪速存储装置进行编程（program）的方法，例如，涉及一种在编程状态下更有效地减小阈值电压偏移（dispersion）的对闪速存储装置进行编程的方法。

背景技术

浮栅式闪速存储器通常被用作大容量非易失性存储器。为了进行操作，浮栅式闪速存储器在由多晶硅形成的浮栅中存储电荷。

浮栅式闪速存储器的存储单元可被分为记录“1”和“0”两种记录状态的单层单元（SLC）和记录四种或更多种记录状态（例如，“11”，“10”，“01”和“00”）的多层单元（MLC）。

MLC技术被用于制造大容量的NAND和NOR式闪速存储器。

在MLC操作中，分别与记录状态对应的单元的阈值电压Vth的偏移必须相对低以分别识别记录状态。

闪速存储装置可使用均匀增加编程电压V_pgm并重复施加增加的编程电压的递增阶跃脉冲编程（Incremental Step Pulse Programming,ISPP）方法，来减小单元间的阈值电压分布。

众所周知，在ISPP方法中，在幅值逐渐增加ΔV_pgm的情况下，编程电压脉冲被施加。重复施加校验电压脉冲以校验存储单元的阈值电压的过程，以使存储单元的阈值电压达到期望的或者预定的值。构成闪速存储器的多个存储单元可具有初始阈值电压偏移。因此，考虑存储单元的初始阈值电压偏移，已经提出ISPP方法以使多个存储单元达到期望的或者预定的阈值电压。

然而，单元之间的耦合（例如，浮栅之间的耦合）随着使用浮栅的闪速存储器的单元的尺寸的减小而增加。因此，控制阈值电压的偏移更为困难。

为了减小单元之间的耦合，已经开发出电荷捕获闪速（CTF）存储器，CTF存储器使用使用捕获电荷的绝缘层（例如，被构造为存储电荷的Si₃N₄层）来代替浮栅。

然而，在使用绝缘层以捕获电荷的CTF存储器中，在执行编程之后，在电荷捕获层中捕获的电荷迁移。因此，在执行编程之后，阈值电压值随时间而变化。

如果使用ISPP方法执行编程，则阈值电压值随时间的变化使阈值电压值的偏移的控制更为困难。

如上所述，如果阈值随时间变化，则在期望的或预定的时间过去之后，在执行编程和校验编程状态的操作中发生错误。

在ISPP方法中的编程状态的阈值电压值的偏移由于校验错误而增加。

例如，如果阈值电压随时间变化，则在更多的时间过去之后，阈值电压可达到目标值。然而，即使在此情况下，校验结果为存储单元还没有达到目标阈值电压的错误也可能发生。如果存储单元被校验为还没有达到目标阈值电压，则增加了ΔV_pgm的编程电压被施加以对存储单元编程。因此，阈值电压增加的过编程（over program）发生。因此，编程状态下阈值电压的偏移增加。

发明内容

示例性实施例提供一种对存储装置进行编程的方法，所述方法包括：执行编程电压施加操作；执行校验操作，其中，在编程电压施加操作之后连续地执行多次校验操作。

根据示例性实施例，在逐渐地增加编程电压的幅值的情况下，可重复执行包括一次电压施加操作和多次校验操作的一对操作，直到存储单元达到设置的阈值电压。

根据示例性实施例，连续执行多次校验操作时使用的校验电压的幅值可以相同。

根据示例性实施例，连续执行多次校验操作时使用的校验电压的幅值可连续地减小。

根据示例性实施例，校验电压可以逐渐地减小相同的幅值。

根据示例性实施例，校验电压可以逐渐地减小大约0.05V至0.35V。

根据示例性实施例，存储单元可以是浮栅式存储单元和电荷捕获式存储单元之一。

根据示例性实施例，可以以一定的间隔执行多次校验操作。

根据示例性实施例，所述时间间隔可在大约1μs和100μs之间的范围内。