[发明专利]硅通孔的形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别是涉及一种硅通孔的形成方法。

背景技术

在半导体领域，对高速、高密度、小尺寸和多功能电子器件的强烈需求驱动产生了三维系统封装(3D-SiP)技术。硅通孔(TSV)互连由于具有较短的互连距离和较快的速度成为三维系统封装技术的一种重要形式。硅通孔将多芯片模块沿芯片厚度方向叠起来，从而大大减小芯片厚度，并具有使管芯和内插器之间的热膨胀(CTE)失配的系数最小化的优点。

在硅通孔工艺中涉及多个步骤，包括通孔形成、侧壁绝缘和通孔填充等。目前，通孔形成一般采用深反应离子蚀刻的方法实现。但是这种方法通常会使通孔侧壁产生扇贝(scallop)状凸起。这些扇贝状凸起会导致在侧壁绝缘步骤中淀积绝缘层时，绝缘层对通孔侧壁覆盖不良，从而最终导致硅通孔与硅衬底间产生漏电。虽然可以通过调整深反应离子蚀刻的蚀刻条件或增大侧壁绝缘时绝缘层的厚度，优化硅通孔与衬底间漏电。但是调整深反应离子蚀刻的蚀刻条件仍然无法避免扇贝状凸起的形成。而增大绝缘层的厚度会使得后续通孔填充时，工艺窗口变小，导致通孔导电材料在填充通孔时，填充效果不良，并造成硅通孔的性能差，最终导致芯片容易失效。因而，如何获得平整光滑的通孔侧壁是硅通孔工艺中的一个瓶颈。

发明内容

本发明解决的问题是提供一种硅通孔的形成方法，以获得通孔侧壁平整光滑的硅通孔。

为解决上述问题，本发明提供一种硅通孔的形成方法，包括：

提供硅衬底；

采用深反应性离子蚀刻在所述硅衬底中形成通孔；

在所述通孔的侧壁形成热氧化层；

去除所述热氧化层；

在所述通孔的侧壁和底部形成绝缘层；

在所述绝缘层上形成导电材料以填充满所述通孔。

可选的，采用炉管工艺在所述通孔的侧壁和底部形成所述热氧化层。

可选的，所述炉管工艺为常压炉管工艺，所述炉管工艺采用干氧氧化或者湿氧氧化，温度范围包括750摄氏度～1150摄氏度，所述炉管工艺生成的热氧化层的厚度为500埃～1500埃。

可选的，采用氢氟酸清洗去除所述热氧化层。

可选的，所述氢氟酸中氟化氢与水的摩尔比为1:10～1:50，所述氢氟酸清洗时间为5分钟～15分钟。

可选的，所述形成方法还包括：在形成所述通孔之后且在形成所述绝缘层之前，重复一次或多次在所述通孔的侧壁形成所述热氧化层和去除所述热氧化层的步骤。

可选的，在去除所述热氧化层之后，还包括：采用异丙醇清洗所述通孔，并进行干燥。

可选的，采用化学气相沉积法在所述通孔的侧壁和底部沉积所述绝缘层。

可选的，在形成所述导电材料以填充满所述通孔之前，还包括：在所述绝缘层表面形成扩散阻挡层。

可选的，所述扩散阻挡层的材料为氮化钽、钽或者它们的组合。

可选的，所述导电材料为铜，采用电镀法形成所述导电材料。

可选的，在所述通孔的侧壁形成所述热氧化层时，所述热氧化层同时形成在所述通孔的底部；去除所述热氧化层包括：去除位于所述通孔的侧壁和底部的热氧化层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明所提供的硅通孔的形成方法中，在通孔形成之后，对通孔的侧壁进行了热氧化层的生长和去除处理，热氧化层的生长过程能够使得通孔侧壁的扇贝状凸起被氧化成热氧化层的一部分，因而热氧化层的去除处理能够消除通孔侧壁的扇贝状凸起，降低了通孔侧壁的粗糙度，从而得到表面平坦光滑的通孔，因此绝缘材料能够很好地沉积在通孔表面形成厚度均匀的绝缘层，从而既能够使导电材料的填充效果较佳，又能够防止导电材料与硅衬底之间发生漏电，最终使得形成的硅通孔具有高击穿电压、无泄漏和无裂化的绝缘性能，降低硅通孔芯片的失效率。

进一步，在形成所述通孔之后且在形成所述绝缘层之前，重复一次或多次在所述通孔的侧壁形成所述热氧化层和去除所述热氧化层的步骤，可以继续降低所述通孔表面的粗糙度，从而使得通孔表面更加平坦光滑。

附图说明

图1至图10为是本发明实施例所提供的硅通孔的形成方法的示意图。

具体实施方式