[发明专利]一种同轴垂直互连导电体的制作方法

说明书

技术领域

本发明涉及一种同轴垂直互连导电体的制作方法，属于微电子集成技术领域。

背景技术

在过去几十年，集成电路规模遵循着摩尔定律，即每18个月翻一番的速度，不断向前发展。然而，当晶体管的特征尺寸缩小到几十纳米，接近晶体管的物理极限时，继续缩小晶体管特征尺寸已经无法进一步提高集成电路的性能和功能。但是，微电子市场的应用需求仍然继续增长。从而，集成电路的发展面临严峻挑战。

为解决上述问题，三维集成技术应运而生。与传统的平面电路不同，三维集成技术利用了第三个维度，即在垂直方向上堆叠系统芯片，在不需要等比缩小晶体管特征尺寸的情况下，有效提高集成电路的集成度。另外，该技术可以集成多种材料、多种工艺及多种功能的芯片于一体，是实现高度集成微纳米系统的有效方法。通常情况下，三维集成技术主要包括以下三个工艺过程：垂直互连，圆片减薄，以及圆片校准键合。其中，垂直互连技术利用大量、长度只有几十微米长的垂直互连取代长度长达厘米的平面金属互连，大大缩短了集成芯片的互连长度，从而改善了互连的延迟和功耗损耗问题，提高了集成电路的性能。

垂直互连的制造是三维集成技术中的关键技术。垂直互连是通过在硅衬底上制造具有高深宽比的盲孔，填充导电材料如铜或钨，实现上下两层芯片之间的信号传递。然而，常规芯片通常采用电阻系数较低的硅衬底（～10Ω·cm），当高频信号通过垂直互连时，会产生较大的信号衰减，导致信号的衬底串扰和较差的射频性能。随着信号频率的升高，垂直互连密度的增加，垂直互连之间的衬底串扰成为了三维集成技术发展的一个拦路虎。为了抑制垂直互连的衬底串扰问题，人们提出了使用高电阻系数的衬底，或者使用具有隔离结构的法拉第笼。然而，高电阻系数的衬底不具有通用性，并且成本过高；隔离单元又占用额外的芯片面积，增加成本。

同轴垂直互连是解决垂直互连衬底串扰问题的有效方案，其主要由共用同一轴心的内外两层导电体以及绝缘层组成，其中，绝缘层位于两层导电体之间，内导电体用于传输高频信号，外导电体接地，把电磁场封闭在两层导体之间，提供电场屏蔽保护，降低高频信号的电磁辐射，从而，同轴垂直互连可以有效的减小信号损失，降低耦合噪声。和传统的垂直互连结构相比，同轴垂直互连的外层导体直接接地，不需要在垂直互连的四周分布额外的接地端垂直互连，有利于实现高集成密度的垂直互连技术。此外，同轴垂直互连通过圆环形的外导体完全把电磁场封闭在两层导体之间，能够更加有效地实现电磁屏蔽，有利于实现低串扰的垂直互连技术。

为了实现同轴垂直互连的制造，可以采用圆形深孔方法或环形深槽方法。深孔方法首先在衬底上刻蚀出圆形深孔，随后依次在通孔侧壁上淀积绝缘层I、粘附层I、导电层I、粘附层II、绝缘层II、粘附层III、和导电层II；接着，需要依次去除衬底表面的导电层II、粘附层III、绝缘层II、粘附层II、导电层I和粘附层I，实现内、外两层导电体同轴的垂直互连结构。可见，圆形深孔方法需要经历多次的材料淀积以及去除过程，制造过程十分复杂，并且制造成本高。环形深槽方法首先在衬底上刻蚀出环形的深槽，随后，依次在环形深槽的内外侧壁上同时淀积绝缘层1、粘附层、导电层以及绝缘层2；接着，去除衬底表面的绝缘层2、导电层、粘附层，形成同轴垂直互连结构。与圆形深孔方法相比，环形深槽方法的制造过程较简单，只需要淀积一次粘附层和导电层，大大节省了制造时间；然而，环形深槽方法采用相同的工艺方法同时制造内、外导电体，导致同轴垂直互连的内、外导电体具有相同的厚度，无法单独优化控制。由于同轴垂直互连的内、外导电体用于不同的信号传输，内导电体用于高频信号的传输，直径较大的内导电体有利于降低信号的延时，改善同轴垂直互连的电学性能；但是，外导电体用于接地作为屏蔽端，宽度较小即可，并且宽度较小的外导电体有利于实现高密度地在芯片上集成垂直互连。可见，环形深槽方法难以制造出性能优良的共轴垂直互连结构。

发明内容

本发明为解决共轴垂直互连制造过程复杂以及内外导电体无法单独优化控制的问题，提供一种同轴垂直互连导电体的制作方法，通过刻蚀同轴的圆形深孔和环形深槽分别制造内导电体和外导电体，形成相互独立的内、外导电体同轴垂直互连结构。

一种同轴垂直互连导电体的制作方法，包括如下步骤：

P01：在衬底上采用等离子体刻蚀或化学湿法刻蚀方法，形成同轴、垂直衬底上表面的圆形深孔和环形深槽结构。

所述深孔结构为圆柱形，不穿透衬底；

所述深槽结构为圆环柱形，不穿透衬底；

所述的圆柱位于圆环柱内，并且两者上表面具有相同的圆心位置，圆柱直径小于环形的内直径；