[发明专利]基于数字移相提高延时精度的方法

说明书

技术领域

本发明涉及激光距离选通成像技术领域，尤其涉及一种基于数字移相提高延时精度的方法。

背景技术

实现激光距离选通成像的关键技术之一就是同步时序控制，即控制脉冲激光器和增强型电荷耦合器件(intensified charge coupled device，ICCD)的工作时序同步工作，使ICCD在目标物反射光到来之前处于关闭状态，到达时ICCD打开，从而达到选通成像效果。ICCD开启时刻相对于脉冲激光出光时刻的延时决定成像目标物与成像系统的距离，ICCD开启的持续时间决定成像的景深。

高精度的延时技术和脉宽技术是激光距离选通成像特别是高分辨率选通三维成像中时序控制的关键。在选通三维成像技术中，时序控制中延时的精度直接影响成像后对目标物的测距精度，测距精度需要达到厘米量级就需要时序控制延时精度在纳米量级甚至更小。目前在激光选通成像领域，同步控制时序主要有以下几种方法：基于数字延时脉冲发生器、基于数字信号处理器(Digital Signal Processor，DSP)和基于现场可编程门阵列(FPGA)。其中：

(1)基于数字延时脉冲发生器

基于数字延时脉冲发生器的同步时序控制是采用高精度延时精度的数字延时芯片，以常用的DG535为例，其延时精度高，近年来被应用于激光选通成像技术中。DG535能提供4个精确的可控逻辑延时，输出延时的范围为0-999.999,999,999,995s，最小脉宽为4ns，延时精度为5ps。基于数字延时脉冲发生器可以达到较高的控制精度，但是系统复杂、体积庞大、重量较重，如DG535的尺寸通常为8.5″×4.75″×14″(WHD)，重量可达10lbs，其参数的设置需要通过面板的按钮手工操作，机械化的操作降低了系统的便携性和人性化，不利于选通成像系统更好地工作。

(2)基于数字信号处理器

基于数字信号处理器的同步时序控制是采用DSP对脉冲激光器和ICCD进行同步控制，DSP是一种独特的微处理器，包括控制单元、运算单元、各种寄存器以及一定数量的存储单元等，有软、硬件的全面功能，本身就是一个微型计算机。DSP具有强大的数据处理能力和高运行速度，体积也较小，但是DSP更适合做复杂算法的开发，对于选通成像中同步时序的控制，并没有复杂的计算，用DSP做同步控制时序并没有发挥其最大优势反而浪费了很多资源。

(3)基于现场可编程门阵列

基于现场可编程门阵列(FPGA)的同步时序控制是采用FPGA产生对冒充激光器和ICCD同步控制的信号，FPGA是专用集成电路中集成度最高的一种，采用逻辑单元阵列LCA(Logic Cell Array)，含有锁相环，体积很小，逻辑清晰，编程简单，更适合于逻辑设计和时序约束，是选通成像同步控制时序的理想器件。目前基于FPGA的时序控制系统的时钟控制精度在纳秒量级，并且受到FPGA本身硬件特性的限制很难继续增加时钟频率，如Xilinx公司最新推出的Virtex-6系列FPGA，最高时钟频率为600MHz，即时钟控制精度最高为1.67ns，但实际综合的频率会小于这个值。

以上三种方法中基于数字延时脉冲发生器的同步时序控制延时精度可达皮秒级，但是由于其系统复杂，体积庞大，操作机械化，不利于系统集成化和智能化。基于DSP的同步时序控制和基于FPGA的同步时序控制其延时精度均可达到纳秒量级，但是由于DSP本身就是一个微计算机，其内部具有控制单元、运算单元、各种寄存器以及一定数量的存储单元等，有软、硬件的全面功能，用DSP做同步时序控制并没有发挥其最大优势反而浪费了很多资源，FPGA体积很小，逻辑清晰，编程简单，更适合于逻辑设计和时序约束，是选通成像同步控制时序的理想器件。因此针对选通成像时序精度的要求和系统小型化的趋势，本发明提出了一种基于FPGA数字移相提高延时精度的方法，其延时精度可以接近器件的极限频率，即约1ns。

发明内容

针对上述现有技术存在的不足之处，本发明的主要目的在于提出一种基于数字移相提高延时精度的方法，以达到获得更高延时精度的TTL信号，从而为选通成像技术提供高精度的同步时序控制信号。

为达到上述目的，本发明采用的技术方案如下：