[发明专利]用于半导体封装结构的基板及其制造方法

权利要求书

1.一种封装基板，包括：

一介电层；

一电路层，位于该介电层上或该介电层内；及

数个柱体，位于该电路层上，其中每一柱体具有一顶面，用以形成外部电性连接，且所述柱体的所述顶面彼此大致上共平面。

2.如权利要求1的封装基板，更包括：

一保护层，位于该电路层上，该保护层具有一开口以显露部分该电路层及所述柱体。

3.如权利要求1的封装基板，更包括一中心部、一内电路层及数个内连接金属，其中该内电路层位于该中心部上，该介电层位于该内电路层上，且该电路层位于该介电层上，其中该介电层具有数个开口以显露该内电路层，且所述内连接金属位于该介电层的所述开口中以连接该内电路层及该电路层。

4.如权利要求3的封装基板，更包括数个导电通道，贯穿该中心部且电性连接该内电路层。

5.如权利要求1的封装基板，更包括一第二电路层及数个内连接金属，其中该介电层具有数个开口，且所述内连接金属位于该介电层的所述开口中以连接该第二电路层及该电路层。

6.如权利要求5的封装基板，其中该电路层嵌于该介电层，且该第二电路层位于该介电层上。

7.如权利要求5的封装基板，其中该第二电路层嵌于该介电层，且该电路层位于该介电层上。

8.如权利要求1的封装基板，其中所述柱体的所述顶面的共平面性为±3μm。

9.一种封装基板，包括：

一介电层；

一电路层，位于该介电层上或该介电层内；及

数个柱体，位于该电路层上，其中每一柱体的顶端与该介电层的上表面间的距离定义为一高度，且所述柱体所对应的高度的值大致上相等。

10.如权利要求9的封装基板，其中所述高度的最大值与所述高度的最小值的差小于6μm。

11.如权利要求9的封装基板，更包括一保护层，位于该电路层上，其中该保护层具有至少一开口，且所述柱体位于同一开口中。

12.如权利要求9的封装基板，更包括一中心部、一内电路层及数个内连接金属，其中该内电路层位于该中心部上，该介电层位于该内电路层上，且该电路层位于该介电层上，其中该介电层具有数个开口以显露该内电路层，且所述内连接金属位于该介电层的所述开口中以连接该内电路层及该电路层。

13.如权利要求9的封装基板，更包括一第二电路层及数个内连接金属，其中该介电层具有数个开口，且所述内连接金属位于该介电层的所述开口中以连接该第二电路层及该电路层。

14.如权利要求13的封装基板，其中该电路层嵌于该介电层，且该第二电路层位于该介电层上。

15.如权利要求13的封装基板，其中该第二电路层嵌于该介电层，且该电路层位于该介电层上。

16.一种封装基板的制造方法，包括以下步骤：

提供一具有一电路层的介电层，该电路层位于该介电层上或该介电层内；

形成一光阻图案邻近于该电路层，其中该光阻图案具有数个开口；

形成数个柱体于该光阻图案的所述开口中，其中所述柱体电性连接至该电路层；

平坦化所述柱体，使得每一柱体具有一顶面，且所述柱体的所述顶面彼此大致上共平面；及

移除该光阻图案。

17.如权利要求16的制造方法，其中提供介电层的步骤更包括以下步骤：

提供一具有一内电路层之中心部，其中该内电路层位于该中心部上；

形成该介电层于该内电路层上，其中该介电层具有数个开口以显露该内电路层；及

形成该电路层于该介电层上及数个内连接金属于该介电层的所述开口中以连接该内电路层及该电路层，其中该光阻图案形成于该电路层上，且所述柱体形成于该电路层上。

18.如权利要求16的制造方法，其中提供介电层的步骤更包括以下步骤：

提供一具有一第二电路层的载体，该第二电路层位于该载体上；

形成该介电层于该第二电路层上，其中该介电层具有数个开口以显露该第二电路层；

形成该电路层于该介电层上及数个内连接金属于该介电层的所述开口中以连接该第二电路层及该电路层；及

移除该载体。