[发明专利]保证最小周期的随机比特流生成器

说明书

技术领域

本发明的实施方式涉及一种随机比特流生成器。本发明的进一步实施方式涉及一种生成随机比特流的方法。本发明的进一步实施方式涉及一种其上存储有生成随机比特流的方法的计算机可读数字存储媒介。本发明的进一步实施方式涉及一种避免密钥流反馈模式下基于流加密器的伪随机数生成器的小周期的装置和方法。

背景技术

混合随机数生成器通常包括真随机数生成器（TRNG）和加密后处理。真随机数生成器利用物理不可预测的效应（放射性衰变、热噪声、振荡器抖动等）来生成随机数。通常，物理随机过程被数字化，由此获得随机比特序列。随机比特序列通常称为原始数据序列。通常进一步对原始数据进行数学后处理以便消除一些技术相关影响，比如偏差，即，0和1不平衡。结果得到用于应用（例如，用于生成加密钥）的随机（比特）序列。

就混合随机数生成器而言，加密后处理连接于真随机数生成器下游。

发明内容

本发明的实施方式提供一种用于生成随机比特流的随机比特流生成器。所述随机比特流生成器包括被配置为存储随机比特流生成器的当前内部状态的内部状态存储器以及被配置为提供周期比特序列的周期比特序列生成器。随机比特流生成器进一步包括输出函数，被配置为接收周期比特序列的比特序列部分和当前内部状态的第一内部状态部分，并基于比特序列部分和第一内部状态部分的布尔组合确定随机比特流的新输出比特。随机比特流生成器还包括反馈装置，被配置为通过执行涉及新输出比特和当前内部状态的第二内部状态部分的布尔组合将新输出比特反馈到内部状态存储器以确定随机比特生成器的下一内部状态。

本发明的进一步实施方式提供一种用于生成随机比特流的随机比特流生成器，其包括多个反馈移位寄存器。每个反馈移位寄存器包括输入比特，输出比特，以及使反馈移位寄存器的比特的一部分与输入比特相关的反馈函数。多个反馈移位寄存器提供多个输入比特，多个输出比特，以及多个反馈函数。随机比特流生成器进一步包括输出函数，配置为从多个输出比特接收多个输出比特值，并基于多个输出比特值确定新比特流值。随机比特流生成器还包括反馈装置，配置为将新比特流值提供给多个反馈移位寄存器中的至少一个的反馈函数作为额外输入，但不提供给多个反馈移位寄存器中的至少一个另外的反馈移位寄存器的反馈函数。

本发明的进一步实施方式提供一种用于生成随机比特流的随机比特流生成器。所述随机比特流生成器包括：用于存储随机比特流生成器的内部状态的装置；用于生成周期比特序列的装置；用于基于周期比特序列和内部状态的第一部分的布尔组合确定随机比特流的新输出比特的装置；以及用于通过执行涉及新输出比特和内部状态的第二部分的布尔组合将新输出比特反馈到用于存储内部状态的装置的装置。

本发明的进一步实施方式提供一种生成随机比特流的方法。所述方法包括提供周期比特序列以及确定随机比特流的新输出比特。随机比特流的新输出比特基于生成随机比特流的方法的周期比特序列的比特序列部分和当前内部状态的第一内部状态部分的布尔组合来确定。所述方法进一步包括执行涉及新输出比特和内部状态的第二内部状态部分的布尔组合以确定生成随机比特序列的方法的下一内部状态。

本发明的进一步实施方式提供一种生成随机比特流的方法，所述方法包括：从多个反馈移位寄存器接收多个输出比特值以及基于多个输出比特值确定随机比特流的新比特流值。所述方法还包括将新比特流值提供给多个反馈移位寄存器中的至少一个的反馈函数作为额外输入，但不提供给多个反馈移位寄存器中的至少一个另外的的反馈函数。

本发明的进一步实施方式提供一种计算机可读数字存储媒介，其上存储具有在计算机上运行时用于执行前两段中任意一段中描述的生成随机比特流的方法的程序代码的计算机程序。

附图说明

利用附图来描述本发明的实施方式，其中：

图1是混合随机数生成器（HRNG）的示意框图；

图2是加密后处理的操作的示意图；

图3示出了尤其根据高级加密标准（AES）的块状加密的输入和输出；

图4示出了利用几个AES实例来对混合RNG进行加密后处理的示意框图；

图5示出了流加密器的示意框图；

图6示意性地示出了密钥流模式下的流加密器；

图7示意性地示出了密钥流反馈模式下的流加密器；

图8示意性地示出了根据实施方式的随机比特流生成器；

图9示意性地示出了密钥流模式下的基于反馈移位寄存器的流加密器；

图10示意性地示出了密钥流反馈模式下的基于反馈移位寄存器的流加密器；