[发明专利]多相位时钟发生电路

权利要求书

1.一种多相位时钟发生电路，包括：

第一时钟缓冲器单元，所述第一时钟缓冲器单元被配置为响应于外部时钟而反相和缓冲第一内部时钟和第二内部时钟，以及产生第三内部时钟和第四内部时钟；以及

第二时钟缓冲器单元，所述第二时钟缓冲器单元被配置为响应于所述外部时钟而反相和缓冲所述第三内部时钟和所述第四内部时钟，以及产生所述第一内部时钟和所述第二内部时钟。

2.如权利要求1所述的多相位时钟发生电路，其中，所述第一时钟缓冲器单元被配置为与所述外部时钟的第一边沿同步地反相和缓冲所述第一内部时钟，以及产生所述第四内部时钟。

3.如权利要求2所述的多相位时钟发生电路，其中，所述第一时钟缓冲器单元被配置为与所述外部时钟的所述第一边沿同步地反相和缓冲所述第二内部时钟，以及产生所述第三内部时钟。

4.如权利要求3所述的多相位时钟发生电路，其中，所述第二时钟缓冲器单元被配置为与所述外部时钟的第二边沿同步地反相和缓冲所述第三内部时钟，以及产生所述第一内部时钟。

5.如权利要求4所述的多相位时钟发生电路，其中，所述第二时钟缓冲器单元被配置为与所述外部时钟的所述第二边沿同步地反相和缓冲所述第四内部时钟，以及产生所述第二内部时钟。

6.如权利要求5所述的多相位时钟发生电路，其中，所述第一边沿是所述外部时钟的下降沿，所述第二边沿是所述外部时钟的上升沿。

7.如权利要求1所述的多相位时钟发生电路，其中，所述第一时钟缓冲器单元包括：

第一缓冲器部，所述第一缓冲器部被配置为与所述外部时钟的第一边沿同步地反相和缓冲所述第一内部时钟，以及将所述第四内部时钟输出至第一节点；以及

第二缓冲器部，所述第二缓冲器部被配置为与所述外部时钟的所述第一边沿同步地反相和缓冲所述第二内部时钟，以及将所述第三内部时钟输出至第二节点。

8.如权利要求7所述的多相位时钟发生电路，还包括：

锁存器部，所述锁存器部被配置为连接在所述第一节点与所述第二节点之间，以及将所述第一节点和所述第二节点的电压锁存。

9.如权利要求8所述的多相位时钟发生电路，还包括：

第一初始化元件，所述第一初始化元件被配置为在半导体存储器件的初始化操作中将所述第一节点的电压初始化；以及

第二初始化元件，所述第二初始化元件被配置为在所述半导体存储器件的初始化操作中将所述第二节点的电压初始化。

10.如权利要求9所述的多相位时钟发生电路，其中，所述第一初始化元件被配置为响应于反相复位信号而将所述第一节点初始化为驱动电压，所述第二初始化元件被配置为响应于复位信号而将所述第二节点初始化为接地电压。