[发明专利]集成电路的接触孔制造方法

说明书

技术领域

本发明涉及集成电路制造技术，尤其涉及一种集成电路的接触孔制造方法，属于半导体技术领域。

背景技术

集成电路的加工精度遵循摩尔定律而发展，从微米级、亚微米、深亚微米发展到纳米级。接触孔是集成电路结构中必不可少的一部分，即采用金属引线把集成电路中各器件的电特性通过接触孔引出，理论上，接触孔的电阻越小越好。随着集成电路加工精度的发展，其接触孔的尺寸也由微米级、亚微米、深亚微米发展到纳米级。

当前，尺寸在0.35～0.8微米之间的亚微米接触孔在亚微米级的功率半导体器件、功率集成电路和消费类芯片等集成电路工艺中广泛使用，其中半导体器件包括双扩散金属氧化物晶体管（DMOS）、绝缘栅双极型晶体管（IGBT）等，消费类芯片包括电源芯片、汽车电子芯片等。

具体的，在集成电路的掺杂工艺中，通过向本征硅（没有掺杂的硅）中掺入五族元素离子，形成可导电的N型硅；向本征硅中掺入三族元素离子，形成可导电的P型硅。掺入的离子需要高温退火才能激活，被激活的同一族（五族或三族）的离子越多，硅的电阻率越小。在同一区域，如果既掺有三族元素离子、又掺有五族元素离子，两种离子所体现出的电特性会发生中和，即当三族元素离子的浓度大于五族元素离子，体现为P型硅，当五族元素离子的浓度大于三族元素离子，体现为N型硅。

亚微米集成电路中，接触孔制作在N型重掺杂区和P型重掺杂区表面，通常在接触孔表面形成电阻率较低的金属硅化物（硅化钛）以降低接触孔电阻，金属硅化物由掺杂的N型硅（或P型硅）与金属（钛）发应生成，当N型硅（或P型硅）的接触孔表面掺杂浓度越大，形成的金属硅化物的电阻率也就越小。在亚微米集成电路中，N型重掺杂区的五族元素离子浓度通常都大于P型重掺杂区的三族元素离子浓度，前者一般为后者的1.2～5倍，比如N型重掺杂区的离子浓度为5E15原子/平方厘米，P型重掺杂区的离子浓度为3.5E15原子/平方厘米；对应的，N型重掺杂区的接触孔电阻小于P型重掺杂区的接触孔电阻。

现有技术中，为降低亚微米接触孔电阻，传统工艺通常包括如下步骤：

首先，如图1所示，在集成电路衬底11上完成N型重掺杂和P型重掺杂之后，采用炉管高温退火，以激活N型重掺杂离子和P型重掺杂离子；之后再在N型重掺杂区12、P型重掺杂区13，以及上述二者之外的场氧化层14上淀积介质层15，并通过光刻、蚀刻工艺分别在N型重掺杂区12和P型重掺杂区13上形成接触孔16，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16表面垂直注入五族元素离子17；

再次，通过光刻工艺，如图2所示，在N型重掺杂区12的区域上保留光刻胶18，然后对P型重掺杂区13的接触孔16表面垂直注入三族元素离子19，此次注入的三族元素离子浓度高于之前注入的五族元素离子浓度；

最后，去除光刻胶18，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16中形成钛金属层，进行快速热退火使得钛金属与硅反应生成金属硅化物。

上述现有技术，为了增大N型重掺杂区12和P型重掺杂区13的接触孔16表面的掺杂浓度，在接触孔16中注入五族元素离子17后，通过光刻工艺遮蔽住N型重掺杂区12的接触孔16，再在P型重掺杂区13的接触孔16中注入三族元素离子19，上述光刻工艺会导致成本增高。

发明内容

本发明提供一种集成电路的接触孔制造方法，用于降低接触孔的制造成本。

本发明提供一种集成电路的接触孔制造方法，包括：

在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；

在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；

对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；

在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。

其中，上述的第一快速热退火工艺的温度范围为600～850摄氏度，持续时间20～100秒钟。

另外，上述在集成电路的衬底上形成N型重掺杂区和P型重掺杂区包括：

在集成电路上完成N型重掺杂和P型重掺杂，采用第二快速热退火工艺激活N型重掺杂离子和P型重掺杂离子，以形成N型重掺杂区和P型重掺杂区。

可选的，该第二快速热退火工艺的温度范围为960～1150摄氏度，持续时间30～180秒钟。